JPH04130727A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH04130727A
JPH04130727A JP25001290A JP25001290A JPH04130727A JP H04130727 A JPH04130727 A JP H04130727A JP 25001290 A JP25001290 A JP 25001290A JP 25001290 A JP25001290 A JP 25001290A JP H04130727 A JPH04130727 A JP H04130727A
Authority
JP
Japan
Prior art keywords
wiring
film
wiring layer
alloy
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25001290A
Other languages
English (en)
Inventor
Yusuke Harada
原田 裕介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP25001290A priority Critical patent/JPH04130727A/ja
Publication of JPH04130727A publication Critical patent/JPH04130727A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子の製造のうち、特にその配線層形成
に関するものである。
(従来の技術) 半導体素子における配線構造は、従来第2図に示すよう
に形成されている。まず拡散層等を有するIC基板1上
に絶縁膜2(例えばBPSG )をC■法にて形成する
。その後配線となるAl−5l系合金膜3をスパッタ法
で形成し、配線パターンをボトリングラフィ、エツチン
グ技術で得る。その後・ぐツノページ冒ン膜4(例えば
5iN)をCVD法にて形成する。これによって半導体
素子が完成する。
しかしながら集積度が増加するにつれて配線幅。
配線間隔がせまくなり様々な問題が生じてきている。数
例を挙げると、エレクトロマイグレーション、ストレス
マイグレーションによる断線及びAlの欠損、ヒロック
形成による層内、眉間ショート等である。これらの問題
に対してl’中に不純物を添加することにより、 Al
の膜質な改善する方法が一般的に行なわれている。その
元素とは(u、Tj。
Pd、Hf、B、N、O,・・・等様々であるが、特に
代表的なのがCuである。近年ではCuと他の元素(例
えばHf。
B)を加えてA1−61−Cu−、Hf−B膜として配
線を強化している。その形成方法は、前述と同様IC基
板上に絶縁膜を形成した後、Aj−3t −Cu −H
f−Bのターゲットを用いてスパッタ法によりAl−S
i −Cu−Hf−B膜を堆積し、ボトリングラフィ、
エツチング技術にヨリバターニングを行い、ノクツジベ
ーション膜を形成して完成となる。これにより、ヒロッ
クの生成しにくい、信頼性の高いA7配線が得られる。
(発明が解決しようとする課題) しかしながら前記の方法の場合、ターケ゛ットの組成で
AI金合金中添加物量を管理しているため、ターゲット
使用量に伴ないスパッタ膜中に含まれるCu、Hf、B
等の添加不純物の量が変動するだけでなく、ス・やツタ
条件(パワー、基板温度)によってス・ぐツタ膜中に均
一に添加不純物が分布せずに下地絶縁膜近傍もしくは表
面付近に・母イルアップしてしまう。このように添加不
純物が均一て分布していないAI!膜をRIEやEDR
法等でエツチングした場合、・クイルアップに対応しき
れないで残査として絶縁膜上に残るだけでなく、腐食現
象が現われる。また、さらにl’配線を強化させるため
にCu、Hf、B等の不純物添加量を上げるようなター
ゲットを作成してAl膜を形成しても、エツチングは不
純物量の増加とともに残査、腐食問題がさらに大きくな
り、微細配線を形成することが困難になるという問題点
があった。
(課題を解決するための手段) この発明は以上述べた不純物添加ターケ゛ットを使用し
た時のスパッタ条件による膜中の不純物のパイルアップ
と、不純物添加量増加に伴なう微細配線形成困難という
問題点を除去するため、配線層の形成方法として、通常
のAl−Si系合金膜を形成し、ホトリソグラフィ、エ
ツチング技術で配線パターンを形成した後に、無電解め
っきを用いて、Hf、Bを含有したCu膜を配線層部分
のみに選択的に形成し、配線層を強化するようにしたも
のである。
(作用) 本発明は配線層形成に当って、前述のような方法とした
ため、従来のターゲット添加からもたらされる不純物の
パイルアップもなく、かつ高濃度の不純物もエツチング
に影響を与えずに添加できる。また、 Al配線表面は
Cuが主となる合金層で形成されているため、AIV合
金よりもストレスに対してさらに強くなり、欠損及びヒ
ロック等の発生もより抑えられる。
(実施例) 第1図に本発明の実施例の主要部分の工程断面図を示す
。まず(,1図に示すように、IC基板l上に層間絶縁
膜2(例えばBPSG )をCVD法にて6000X形
成する。そして平坦にさせるフロー熱処理を行う。熱処
理はN2雰囲気で950℃、15分行う。
平坦になった後配線層となるAl−Si系合金膜3をス
パッタ法にて6000X形成し、ホトリングラフィ、エ
ツチング技術で配線/?ターンを形成する。
その後無電解めっき法を用いてCu膜を形成する。
まず、)lの表面を活性化させるためPdC7I2溶液
に1分間浸す。PdC42溶液の組成は、PdC/20
.05〜0.2g/lを微塩酸性水溶液に溶かしたもの
である。これによりイオン化に預かるA/配線3部分の
みにPd j 4が吸着し、Al表面が活性化される。
次に(b)図のように無電解めりき法にて、Hf、Bを
含有したCu膜を形成する。無電解めっき液の組成は、
Cu5OをO−01〜0−1 mol/l 、Hf0C
J2を0.001〜0.05 mat/l 、 DMA
B (ツメチルアミンポラン:(CH3)2NHBH5
) ヲ0.01〜0.1 mol/l 、 EDTA(
エチレンジアミン4酢酸)をO05〜02mo///l
で、アンモニアにて−を8〜1oに調整する。液温度は
60〜90℃である。このめっき液に浸たすことにより
、A/配線3上のPd 14のところのみにCu膜15
が200〜500X形成される。即ち。
Pd 14が触媒の働きをする。このCu膜15にはH
f、Bが含有されておシ、その濃度はHfOCl2等の
量や、−によって変えることが可能である。その後/I
Pツジベーション膜4をCVD 法11Cテロ 000
 Xの厚さを形成し、水素雰囲気にて4oo℃、30分
のアニール(熱処理)を行うことにより、配線層3がA
4−Si−Cu−Hf−B合金の半導体素子が完成する
。またHf添加のための試薬は、)If OCI 2以
外の他の試薬Hf(S04)2  等の水溶性のあるH
fを含む試薬でも同様の効果を得る。
また、この発明は第1配線層のみならず多層配線の2層
以上の配線層にも適用できることは論を待たない。
(発明の効果) 以上説明したように、この発明によれば配線層として通
常のAl−8l系合金をエツチングして形成した後、無
電解めっき法でHf、Bを含むCu膜を該AIV配線部
表面だけに形成し、熱処理によってAl−8l−Cu−
Hf−B合金配線としたので、従来のターゲット添加か
らもたらされる不純物の・ぞイルアップもなく、かつ高
濃度の不純物もエツチングに影響を与えずに添加できる
。また、Al配線表面はCuが主となる合金層で形成さ
れているため、Al金合金りもストレスに対してさらに
強くなり、欠損及びヒロック等の発生もよシ抑えられる
。更に、めっき時間、ll)I値、 HfOCl2添加
量を変えることにより、Cu膜厚や、Hf、B濃度も制
御が可能となる。
【図面の簡単な説明】
第1図は本発明の実施例の工程断面図、第2図は従来例
の構造図である。 1・・・IC基板、2・・・絶縁膜、3・・・配線層、
14・・・Pd、15・・・Cu0 第 図

Claims (1)

  1. 【特許請求の範囲】 半導体素子の配線層を形成する方法として、(a)半導
    体基板上に絶縁膜を形成し、その上に配線層としてAl
    −Si系合金膜を形成する工程と、(b)該配線層形成
    後、無電解めっき法によってHf、Bを含有したCu膜
    を前記配線層表面に形成する工程と、 (c)その後熱処理により、前記配線層をAl−Si−
    Cu−Hf−B合金とする工程、 とを含むことを特徴とする半導体素子の製造方法。
JP25001290A 1990-09-21 1990-09-21 半導体素子の製造方法 Pending JPH04130727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25001290A JPH04130727A (ja) 1990-09-21 1990-09-21 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25001290A JPH04130727A (ja) 1990-09-21 1990-09-21 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH04130727A true JPH04130727A (ja) 1992-05-01

Family

ID=17201534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25001290A Pending JPH04130727A (ja) 1990-09-21 1990-09-21 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPH04130727A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476702B1 (ko) * 2000-12-28 2005-03-16 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476702B1 (ko) * 2000-12-28 2005-03-16 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법

Similar Documents

Publication Publication Date Title
US5310699A (en) Method of manufacturing a bump electrode
US4182781A (en) Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
DE69226411T2 (de) Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen
US4321284A (en) Manufacturing method for semiconductor device
US3562040A (en) Method of uniformally and rapidly etching nichrome
JP3256623B2 (ja) 半導体装置の製造方法
JP2765967B2 (ja) 半導体素子
JPH08264538A (ja) 配線の形成方法
JPH04130727A (ja) 半導体素子の製造方法
JP3040177B2 (ja) 半導体素子の配線形成方法
JP2897297B2 (ja) 半導体装置の製造方法
JPS6342412B2 (ja)
JPH05136137A (ja) 半導体装置の製造方法
JPS59202651A (ja) 多層配線の形成方法
JPS5918659A (ja) 多層配線の形成方法
JP3045850B2 (ja) Al−Si系合金配線の製造方法
JPH0574950A (ja) 半導体装置の製造方法
CN118658779A (zh) 一种NiTiAl复合金属晶圆及其制备方法
JPH05243217A (ja) 半導体装置の製造方法
JPH01124238A (ja) 半導体集積回路用配線およびその形成方法
JPS60206067A (ja) 電極配線
JPH06232128A (ja) 半導体装置およびその製造方法
JPH05243225A (ja) 半導体装置及びその製造方法
JPH0547761A (ja) 半導体装置の製造方法
JPH0974135A (ja) 半導体装置の製造方法