JPH04133152A - 出力制御装置 - Google Patents
出力制御装置Info
- Publication number
- JPH04133152A JPH04133152A JP25633090A JP25633090A JPH04133152A JP H04133152 A JPH04133152 A JP H04133152A JP 25633090 A JP25633090 A JP 25633090A JP 25633090 A JP25633090 A JP 25633090A JP H04133152 A JPH04133152 A JP H04133152A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- host
- memory
- schedule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、出力制御装置に関し、特に複数個のホストコ
ンピュータ内で作られたデータ等を１つの出力装置に出
力する出力制御装置に関する。
ンピュータ内で作られたデータ等を１つの出力装置に出
力する出力制御装置に関する。
従来より、同一のシステム間信号伝送手段上にある接続
された複数のホストコンピュータと接続されるホストＩ
／Ｆを複数持ち、複数台のホストコンピュータから制御
されて、各ホストコンピュータ内で作られたデータ等を
出力（例えば、プリントアウト）する出力装置が知られ
ている。
された複数のホストコンピュータと接続されるホストＩ
／Ｆを複数持ち、複数台のホストコンピュータから制御
されて、各ホストコンピュータ内で作られたデータ等を
出力（例えば、プリントアウト）する出力装置が知られ
ている。
しかし、上述した複数台のホストコンピュータと１台の
出力装置の組合せシステムには、次に示すような問題が
ある。
出力装置の組合せシステムには、次に示すような問題が
ある。
（１）−台のホストコンピュータが出力している間は、
他のホストコンピュータから出力することができない。
他のホストコンピュータから出力することができない。
（２）あるホストコンピュータが出力中のため他のホス
トコンピュータが終了を待っている間、（出力処理待機
中）、該他のホストコンピュータに他の処理を実行可と
するためには、出力データ（ファイル）を管理するシス
テムをホストコンピュータそれぞれに設ける必要がある
。
トコンピュータが終了を待っている間、（出力処理待機
中）、該他のホストコンピュータに他の処理を実行可と
するためには、出力データ（ファイル）を管理するシス
テムをホストコンピュータそれぞれに設ける必要がある
。
（３）上記（＋）および（２）のいずれでも、出力処理
待機中には他のホストコンピュータからデータ等を受は
取ることができない。
待機中には他のホストコンピュータからデータ等を受は
取ることができない。
本発明は、上述の問題を改善することを目的とする。
本発明の出力制御装置は、複数のホストコンピュータ（
３０，４０，５０）と接続され、それらが出力するデー
タを受ける信号入力手段（Ｉ＋）；信号入力手段（１１
）が受けたデータを個別に記憶するデータ記憶手段（８
，９，１０，４） ；データの入力順を記憶する入力順
記憶手段（３）、出力装置（２０）と接続され、出力装
置（２０）にデータを出力するための信号出力手段（５
）：および、入力順記憶手段（３）が記憶した入力順に
従って、データ記憶手段（８，９，１０，４）から順次
データを読み出して信号出力手段（５）に出力する制御
手段（１）、を備える。
３０，４０，５０）と接続され、それらが出力するデー
タを受ける信号入力手段（Ｉ＋）；信号入力手段（１１
）が受けたデータを個別に記憶するデータ記憶手段（８
，９，１０，４） ；データの入力順を記憶する入力順
記憶手段（３）、出力装置（２０）と接続され、出力装
置（２０）にデータを出力するための信号出力手段（５
）：および、入力順記憶手段（３）が記憶した入力順に
従って、データ記憶手段（８，９，１０，４）から順次
データを読み出して信号出力手段（５）に出力する制御
手段（１）、を備える。
なお、カッコ内の記号は、図面に示し後述する実施例の
対応要素を示す。
対応要素を示す。
これによれば、データ記憶手段（８，９，ＩＯ，４）が
複数のホストコンピュータ（３０，４０，５０）からの
データを個別に記憶する。
複数のホストコンピュータ（３０，４０，５０）からの
データを個別に記憶する。
従って、出力装置（２０）の動作に関係なくどのホスト
コンピュータからでも、任意時点にデータの出力が可能
となる。
コンピュータからでも、任意時点にデータの出力が可能
となる。
また、制御手段（１）は、入力順記憶手段（３）が記憶
した複数のホストコンピュータ（３０，４０，５０）か
らのデータの入力順に従って、データ記憶手段（８，９
゜１０．４）から順次データを読み出して信号出力手段
（５）に出力し、このデータを信号出力手段（５）が出
力装置（２０）に送り出すので、出力データ（ファイル
）を管理するシステムを各ホストコンピュータに設ける
ことなく、複数のホストコンピュータ（３０，４０，５
０）から同時列的にデータを出力することができる。
した複数のホストコンピュータ（３０，４０，５０）か
らのデータの入力順に従って、データ記憶手段（８，９
゜１０．４）から順次データを読み出して信号出力手段
（５）に出力し、このデータを信号出力手段（５）が出
力装置（２０）に送り出すので、出力データ（ファイル
）を管理するシステムを各ホストコンピュータに設ける
ことなく、複数のホストコンピュータ（３０，４０，５
０）から同時列的にデータを出力することができる。
本発明の他の目的および特徴は、図面を参照した以下の
実施例の説明より明らかになろう。
実施例の説明より明らかになろう。
第１図に、本発明の出力制御装置１００の一実施例を示
す。この出力制御装置＋００は、システム全体を制御す
るＣＰＵ１．システムを制御する手順の書き込まれたＲ
ＯＭ２．出力制御装置＋（１（ｌに接続されたホストコ
ンピュータ３０．４０．５０からのデータの入力順等を
一時的に記憶格納するスケジュールメモリ３．ホストコ
ンピュータ３０．４０．５０からのデータを格納するデ
ータメモリ４、出力装置２０にデータを出力する出力ｒ
／Ｆ５、出力１／Ｆ５用のバッファメモリ６、出力Ｉ／
Ｆ５用のコントローラ７、個別の条件でアクセスされる
ホストＩ／Ｆ用バッファメモリ８．９および１０．ホス
トコンピュータ３０．４０．５０との間でデータ及び制
御信号を受は渡しするホストＩ／Ｆｉ１． システム用
データバス１２゜システム用アドレスバス１３．ローカ
ル用データバス１４およびローカル用アドレスバス１４
等から構成されている。なお、ホストコンピュータ３０
．４０．５０を接続する６０は、システム間信号伝送手
段である。
す。この出力制御装置＋００は、システム全体を制御す
るＣＰＵ１．システムを制御する手順の書き込まれたＲ
ＯＭ２．出力制御装置＋（１（ｌに接続されたホストコ
ンピュータ３０．４０．５０からのデータの入力順等を
一時的に記憶格納するスケジュールメモリ３．ホストコ
ンピュータ３０．４０．５０からのデータを格納するデ
ータメモリ４、出力装置２０にデータを出力する出力ｒ
／Ｆ５、出力１／Ｆ５用のバッファメモリ６、出力Ｉ／
Ｆ５用のコントローラ７、個別の条件でアクセスされる
ホストＩ／Ｆ用バッファメモリ８．９および１０．ホス
トコンピュータ３０．４０．５０との間でデータ及び制
御信号を受は渡しするホストＩ／Ｆｉ１． システム用
データバス１２゜システム用アドレスバス１３．ローカ
ル用データバス１４およびローカル用アドレスバス１４
等から構成されている。なお、ホストコンピュータ３０
．４０．５０を接続する６０は、システム間信号伝送手
段である。
第２図〜第１６図に、第１図に示すＣＰＵＩの処理動作
を示す。
を示す。
第２図より、出力制御装置＋００の動作が開始し、ＲＯ
Ｍ２に書き込まれた動作手順が読みだされると、出力１
／Ｆ５．ホストＩ／Ｆｉｌおよびその他からの割り込み
を禁止する（ステップ１：以下カッコ内ではステップお
よびサブルーチンという語を省略するン。次に、データ
メモリ４の初期設定（２）、スケジュールメモリ３の初
期設定（３）および割り込み処理設定（４）を行う。そ
して。
Ｍ２に書き込まれた動作手順が読みだされると、出力１
／Ｆ５．ホストＩ／Ｆｉｌおよびその他からの割り込み
を禁止する（ステップ１：以下カッコ内ではステップお
よびサブルーチンという語を省略するン。次に、データ
メモリ４の初期設定（２）、スケジュールメモリ３の初
期設定（３）および割り込み処理設定（４）を行う。そ
して。
出力１／Ｆ５．ボストＩ／ＦＬｌおよびその他からの割
り込みを許可しく５）、割り込みを待ち（６）、割り込
み発生により各処理を実行する（７）。
り込みを許可しく５）、割り込みを待ち（６）、割り込
み発生により各処理を実行する（７）。
第３図に、第２図に示すデータメモリ４の初期設定処理
（２）を示す。
（２）を示す。
まず、データファイル用メモリ空間のスタートアドレス
およびエンドアドレスを設定し、これらをデータメモリ
スタート位置ＤＳＰ、データメモリエンド位置ＤＥＰに
ゼットする（２１．２２）。
およびエンドアドレスを設定し、これらをデータメモリ
スタート位置ＤＳＰ、データメモリエンド位置ＤＥＰに
ゼットする（２１．２２）。
そして、書き出し位置ＤＷＰ、次の位置ＮＰ、開始位置
ＳＰおよび終了位置ＥＰに初期値を与える（２３，２４
，２５．２６）。これにより、データメモリ４上のデー
タファイルエリアが設定される。
ＳＰおよび終了位置ＥＰに初期値を与える（２３，２４
，２５．２６）。これにより、データメモリ４上のデー
タファイルエリアが設定される。
第４図に、第２図に示すスケジュールメモリ３の初期設
定処理（３）を示す。
定処理（３）を示す。
まず、データファイルポインタ管理用空間のスタートア
ドレスおよびエンドアドレスを設定し、これらをスケジ
ュールスタート位置ＳＳＰ、スケジュールエンド位置Ｓ
ＥＰにセットする（３１゜３２）。そして、スケジュー
ル書き出し位置ｓｗｐ、次の位置ＮＰ、開始位置ＳＰお
よび終了位置ＥＰに初期値を与えて（３３，３４，３５
゜３６）、カウンタをリセットする（３７）。これによ
り、スケジュールメモリ３上のデータファイルポインタ
管理用のエリアが設定される。
ドレスおよびエンドアドレスを設定し、これらをスケジ
ュールスタート位置ＳＳＰ、スケジュールエンド位置Ｓ
ＥＰにセットする（３１゜３２）。そして、スケジュー
ル書き出し位置ｓｗｐ、次の位置ＮＰ、開始位置ＳＰお
よび終了位置ＥＰに初期値を与えて（３３，３４，３５
゜３６）、カウンタをリセットする（３７）。これによ
り、スケジュールメモリ３上のデータファイルポインタ
管理用のエリアが設定される。
第５図に、第２図に示す割り込み処理設定（４）につい
ての処理を示す。
ての処理を示す。
ホストＴ／Ｆ用バッファメモリ８．９．１０から割り込
みの有無をチエツクしく４１）、割り込みがあるとデー
タ入力処理ルーチンヘジャノブするように指示しく４２
）、出力Ｉ／Ｆ５からの割り込みがあるとデータ出力処
理ルーチンヘジャンプするように指示する（４３．４４
＞。これにより、出力Ｔ／Ｆ５．ホストＩ／Ｆｉｌおよ
びその他からの割り込みに従い各処理の実行に移れるよ
う、処理先が設定される。
みの有無をチエツクしく４１）、割り込みがあるとデー
タ入力処理ルーチンヘジャノブするように指示しく４２
）、出力Ｉ／Ｆ５からの割り込みがあるとデータ出力処
理ルーチンヘジャンプするように指示する（４３．４４
＞。これにより、出力Ｔ／Ｆ５．ホストＩ／Ｆｉｌおよ
びその他からの割り込みに従い各処理の実行に移れるよ
う、処理先が設定される。
第６図および第７図に、第２図に示す割り込み処理（７
）について示す。なお、第６図はホストＩ／Ｆ用バッフ
ァメモリ８．９．１０から割り込みがある場合の処理（
７ａ）を、第７図は出力Ｉ／Ｆ５からの割り込みがある
場合の処理（７ｂ）について示す。
）について示す。なお、第６図はホストＩ／Ｆ用バッフ
ァメモリ８．９．１０から割り込みがある場合の処理（
７ａ）を、第７図は出力Ｉ／Ｆ５からの割り込みがある
場合の処理（７ｂ）について示す。
第６図より、ホストコンピュータ３０．４０．５０のい
ずれからかホストＩ／Ｆｌｌにデータの入力があると（
５１）、どのホストコンピュータからの入力であるかを
判別して（５２，５５゜５８）、データを個別の条件で
アクセスされるホストｒ／Ｆ用バッファメモリ８（又は
９．１０）に入れる（５３）又は（５６，５９）。本実
施例ではホストコンピュータ３０からのデータはホス１
−１／Ｆ用バツフアメモリ８に、ホストコンピュータ４
０からのデータはホストＩ／Ｆ用バッファメモリ９に、
ホストコンピュータ５０からのブタはホストＩ／Ｆ用バ
ッファメモリ１０にそれぞれ対応して入力される。そし
て、メモリの容量が一杯になると（５４，５７，６０）
割り込みｌＮＴｌを発生する（６１）。
ずれからかホストＩ／Ｆｌｌにデータの入力があると（
５１）、どのホストコンピュータからの入力であるかを
判別して（５２，５５゜５８）、データを個別の条件で
アクセスされるホストｒ／Ｆ用バッファメモリ８（又は
９．１０）に入れる（５３）又は（５６，５９）。本実
施例ではホストコンピュータ３０からのデータはホス１
−１／Ｆ用バツフアメモリ８に、ホストコンピュータ４
０からのデータはホストＩ／Ｆ用バッファメモリ９に、
ホストコンピュータ５０からのブタはホストＩ／Ｆ用バ
ッファメモリ１０にそれぞれ対応して入力される。そし
て、メモリの容量が一杯になると（５４，５７，６０）
割り込みｌＮＴｌを発生する（６１）。
また、第７図より出力Ｉ／Ｆ５からの割り込みの場合は
、出力装置２０が動作中でなく（７１）、かつ出力Ｉ／
Ｆ５内のバッファメモリ６か空の状態であれば（７２）
、割り込みＴＮＴ２を発生する（７３）。
、出力装置２０が動作中でなく（７１）、かつ出力Ｉ／
Ｆ５内のバッファメモリ６か空の状態であれば（７２）
、割り込みＴＮＴ２を発生する（７３）。
第６図に示す割り込みｌＮＴｌが発生すると以下、第８
図、第１０図、第１１図および第１２図に示すデータの
入力に関する処理を実行する。また、第７図に示す割り
込みＩＮＴ２が発生すると以下、第９図、第１３図、第
１４図、第１５図および第１６図に示すデータの出力に
関する処理を実行する。
図、第１０図、第１１図および第１２図に示すデータの
入力に関する処理を実行する。また、第７図に示す割り
込みＩＮＴ２が発生すると以下、第９図、第１３図、第
１４図、第１５図および第１６図に示すデータの出力に
関する処理を実行する。
まず、データの入力に関する処理について説明する。割
り込みｌＮＴｌが発生すると第８図より、ホストＩ／Ｆ
用バッファメモリからの入力データがファイル長か否か
をチエツクする（８１）。入力データがファイル長であ
るとデータ領域確保の処理に進み（８２）、入力データ
がファイル長でない、すなわち実データであればデータ
入力処理に進む（８３）。
り込みｌＮＴｌが発生すると第８図より、ホストＩ／Ｆ
用バッファメモリからの入力データがファイル長か否か
をチエツクする（８１）。入力データがファイル長であ
るとデータ領域確保の処理に進み（８２）、入力データ
がファイル長でない、すなわち実データであればデータ
入力処理に進む（８３）。
第１０図に、第８図に示すデータ領域確保処理（８２）
について示す。
について示す。
まず、データ長に相当するブロックサイズをデータメモ
リ４上に取り、そのデータ長の開始位置ＳＰおよび終了
位置ＥＰを指定する（８２１）。データ領域の確保がな
されると、書き出し位置ＤＷＰを終了位置ＥＰの次に移
動する。つまり、書き出しスタート位置ＷＳＰを次の位
置ＮＰとしく８２２） 、書き出しエンド位置ＷＥＰを
書き出しスタート位置ＷＳＰにデータ長を加えた位置と
しく８２３） 、その書き出しエンド位置ＷＥＰを次の
位置ＮＰにする（８２ｇ）。また、確保されたデーダメ
モリ４上のデータ領域の位置（ＷＳＰ。
リ４上に取り、そのデータ長の開始位置ＳＰおよび終了
位置ＥＰを指定する（８２１）。データ領域の確保がな
されると、書き出し位置ＤＷＰを終了位置ＥＰの次に移
動する。つまり、書き出しスタート位置ＷＳＰを次の位
置ＮＰとしく８２２） 、書き出しエンド位置ＷＥＰを
書き出しスタート位置ＷＳＰにデータ長を加えた位置と
しく８２３） 、その書き出しエンド位置ＷＥＰを次の
位置ＮＰにする（８２ｇ）。また、確保されたデーダメ
モリ４上のデータ領域の位置（ＷＳＰ。
ＷＥＰ）は登録される（８２４）。その後、書き出しエ
ンド位置ＷＥＰがデータメモリエンド位置ＤＥＰをオー
バすると（８２５） 、データスタート位置ＤＳＰに戻
る（８２６）。また、書き出しエンド位置ＷＥＰが書き
出しスタート位置ＷＳＰに追い着いたときは（８２７）
、領域確保を中断しステタスを返す（＋１２９）。こ
れによって、データメモリ４上にデータ領域が確保され
る。
ンド位置ＷＥＰがデータメモリエンド位置ＤＥＰをオー
バすると（８２５） 、データスタート位置ＤＳＰに戻
る（８２６）。また、書き出しエンド位置ＷＥＰが書き
出しスタート位置ＷＳＰに追い着いたときは（８２７）
、領域確保を中断しステタスを返す（＋１２９）。こ
れによって、データメモリ４上にデータ領域が確保され
る。
第１１図に、第１０図で示すデータ登録処理（８２４）
について示す。
について示す。
まず、スケジュールメモリ３のスケジュール書き出し位
置ＳＷＰを指定しく８２４１） 、スケジュール書き出
し位置ＳＷＰにデータメモリ４の開始位置ＳＰを、スケ
ジュール書き出し位置ｓｗｐ＋ｔにデータメモリ４の終
了位置ＥＰを入れる（８２４２゜８２４３）。これによ
りスケジュールメモリ３に格納される。データの格納が
なされるとカウンタをインクリメントしく８２４４）
、スケジュール書き出し位置ＳＷＰを次の位置ＮＰに移
動する（８２４５）。
置ＳＷＰを指定しく８２４１） 、スケジュール書き出
し位置ＳＷＰにデータメモリ４の開始位置ＳＰを、スケ
ジュール書き出し位置ｓｗｐ＋ｔにデータメモリ４の終
了位置ＥＰを入れる（８２４２゜８２４３）。これによ
りスケジュールメモリ３に格納される。データの格納が
なされるとカウンタをインクリメントしく８２４４）
、スケジュール書き出し位置ＳＷＰを次の位置ＮＰに移
動する（８２４５）。
そして、スケジュール書き出し位置ＳＷＰがスケジュー
ルエンド位置ＳＥＰをオーバした場合は（８２４６）
、スケジュールスタート位置ＳＳＰに戻る（８２４７）
。また、スケジュール書き出し位置ＳＷＰが書き出しス
タート位置５ｗ５ｐに追い着いた場合は（８２４８）
、ステータスを返す（８２４９）。
ルエンド位置ＳＥＰをオーバした場合は（８２４６）
、スケジュールスタート位置ＳＳＰに戻る（８２４７）
。また、スケジュール書き出し位置ＳＷＰが書き出しス
タート位置５ｗ５ｐに追い着いた場合は（８２４８）
、ステータスを返す（８２４９）。
これによって、データ領域確保処理（８２）で確保され
たデータメモリ４上のデータ領域の位置が登録される。
たデータメモリ４上のデータ領域の位置が登録される。
第１２図に、第８図に示すデータ入力処理（８３）を示
す。
す。
まず、割り込みを発生したホストｒ／Ｆ用バッファメモ
リのアクセスモードおよびアドレスを指定しく８３１，
８３２） 、次にデータメモリ４のアクセスモードおよ
びアドレスを指定する（１１３３，８３４）。
リのアクセスモードおよびアドレスを指定しく８３１，
８３２） 、次にデータメモリ４のアクセスモードおよ
びアドレスを指定する（１１３３，８３４）。
そして、データの転送をアドレスがデータ長の終了に達
するまで行う（８３５〜８３９）。これにより、ホスト
ＩＺＦ用バッファメモリ８（又は、９゜１０）からデー
タメモリ４にデータが格納される。
するまで行う（８３５〜８３９）。これにより、ホスト
ＩＺＦ用バッファメモリ８（又は、９゜１０）からデー
タメモリ４にデータが格納される。
次に、データの出力に関する処理について説明する。第
６図で示す割り込みＩＮＴ２が発生すると第９図より、
出力データ読み出し処理（９１）およびデータ出力処理
（９２）を行う。
６図で示す割り込みＩＮＴ２が発生すると第９図より、
出力データ読み出し処理（９１）およびデータ出力処理
（９２）を行う。
第１３図に、第９図に示す出力データ読み出し処理（９
１）を示す。
１）を示す。
まず、スケジュールメモリ３の書き出しスタート位置５
ｗ５ｐを指定し、これをスケジュール書き出し位置ＳＷ
Ｐとする（９１１）。次に、指定された位置の内容を読
み出す（９１２＞。ここではスケジュール書き出し位置
ＳＷＰを開始位置ＳＰとし、終了位置ＥＰをスケジュー
ル書き出し位置ＳＷＰ＋１とする。次に、データ領域の
開放Ａを行い（９１３） 、指定された位置の内容が空
の場合は（９１４） 、ステータスを返す（９＋５）。
ｗ５ｐを指定し、これをスケジュール書き出し位置ＳＷ
Ｐとする（９１１）。次に、指定された位置の内容を読
み出す（９１２＞。ここではスケジュール書き出し位置
ＳＷＰを開始位置ＳＰとし、終了位置ＥＰをスケジュー
ル書き出し位置ＳＷＰ＋１とする。次に、データ領域の
開放Ａを行い（９１３） 、指定された位置の内容が空
の場合は（９１４） 、ステータスを返す（９＋５）。
これにより、スケジュールメモリ３からデータファイル
のデータポイントが読み出される。
のデータポイントが読み出される。
第１４図に、第１３図で示すデータ領域開放Ａの処理（
９１３）を示す。
９１３）を示す。
まず、スケジュールメモリ３の書き出しスタート位置５
ｗ５ｐをインクリメントし次の位置に進めて（９１３１
） 、カウンタをデクリメントする（９１３２）。そし
て、書き出しスタート位置５ｗ５ｐがスケジュール書き
出し位置ＳＷＰに追い着いた場合は（９＋３３）、 、
ステータスを返す（９１３６）。また、書き出しスター
ト位置ｓｗｓ ｐがスケジュールエンド位置ＳＥＰをオ
ーバした場合は（９］３４） 、スケジュールスタート
位置ＳＳＰに戻る（９Ｈ５）。これにより、内容が読み
出された位置が開放され、新たなデータ位置の格納を可
能にする。
ｗ５ｐをインクリメントし次の位置に進めて（９１３１
） 、カウンタをデクリメントする（９１３２）。そし
て、書き出しスタート位置５ｗ５ｐがスケジュール書き
出し位置ＳＷＰに追い着いた場合は（９＋３３）、 、
ステータスを返す（９１３６）。また、書き出しスター
ト位置ｓｗｓ ｐがスケジュールエンド位置ＳＥＰをオ
ーバした場合は（９］３４） 、スケジュールスタート
位置ＳＳＰに戻る（９Ｈ５）。これにより、内容が読み
出された位置が開放され、新たなデータ位置の格納を可
能にする。
第１５図に、第９図に示すデータ出力処理（９２）を示
す。
す。
まず、データメモリ４のアクセスモードおよびアドレス
を指定しく９２１，９２２） 、出力１／Ｆ５用のバッ
ファメモリ６のアドレスを指定する（９２３）。そして
データ転送をアドレスがデータ長の終了位置に達するま
で行う（９２４〜９２７）。データ転送が終了するとデ
ータ領域の開放Ｂの処理を行う （９２８）。これによ
り、データメモリ４から出力Ｉ／Ｆ５用のバッファメモ
リ６にデータが転送される。
を指定しく９２１，９２２） 、出力１／Ｆ５用のバッ
ファメモリ６のアドレスを指定する（９２３）。そして
データ転送をアドレスがデータ長の終了位置に達するま
で行う（９２４〜９２７）。データ転送が終了するとデ
ータ領域の開放Ｂの処理を行う （９２８）。これによ
り、データメモリ４から出力Ｉ／Ｆ５用のバッファメモ
リ６にデータが転送される。
第１６図に、第１５図に示すデータ領域開放Ｂ（９２１
１）の処理を示す。
１）の処理を示す。
まず、データメモリ４の書き出しスタート位置ＷＳＰを
インクリメントし次の位置に進める（９２ｇ＋）。そし
て、書き出しスタート位置ＷＳＰが書き出し位置ＤＷＰ
に追い着いた場合は（９２８２）、ステータスを返す（
９２８５）。また、書き出しスタート位置ＷＳＰがデー
タメモリエンド位置ＤＥＰをオーバした場合は（９２１
１３） 、データメモリスタート位置ＤＳＰに戻る（９
２８４）。これにより、内容が読み出された位置が開放
され、新たなデータ位置の格納を可能にする。
インクリメントし次の位置に進める（９２ｇ＋）。そし
て、書き出しスタート位置ＷＳＰが書き出し位置ＤＷＰ
に追い着いた場合は（９２８２）、ステータスを返す（
９２８５）。また、書き出しスタート位置ＷＳＰがデー
タメモリエンド位置ＤＥＰをオーバした場合は（９２１
１３） 、データメモリスタート位置ＤＳＰに戻る（９
２８４）。これにより、内容が読み出された位置が開放
され、新たなデータ位置の格納を可能にする。
以上の通り本発明によれば、出力装置（２０）の動作に
関係なくどのホストコンピュータからでも、任意時点に
データの出力が可能となる。
関係なくどのホストコンピュータからでも、任意時点に
データの出力が可能となる。
また、複数のホストコンピュータ（３０，４０，５０）
のそれぞれに出力データを管理するファイルを備えるこ
となく、ホストコンピュータ（３０，４０，５０）のそ
れぞれから同時列的にデータを出力することができる。
のそれぞれに出力データを管理するファイルを備えるこ
となく、ホストコンピュータ（３０，４０，５０）のそ
れぞれから同時列的にデータを出力することができる。
第１図は、本発明の出力制御装置１００の一実施例を示
すブロック図である。 第２図、第３図、第４図、第５図、第６図７第７図、第
８図、第９図、第１０図、第１１図、第１２図、第１３
図、第１４図、第１５図および第１６図は、第１図に示
したＣＰＵＩの処理動作を示すフローチャートである。 １：ＣＰＵ（制御手段＞ ２：ＲＯＭ３、スケ
ジュールメモリ（入力順記憶手段）４：データメモリ ５：出力１／Ｆ（信号出力手段） ６：バッファメモリ ７コントローラ８．９，
１０：ホストＩ／Ｆ用バッファメモリ（４，８，９，１
０：データ記憶手段）１１ホストＩ／Ｆ（信号入力手段
） １２ニジステム用データバス １３ニジステム用アドレ
スバス１４、ローカル用データバス １５：ローカル用
アドレスバス２０、出力装置（出力装置） ３０．４０，５０：ホストコンピュータ（ホストコンピ
ュータ）６０ニジステム間信号伝送手段 １００：出力制御装置
すブロック図である。 第２図、第３図、第４図、第５図、第６図７第７図、第
８図、第９図、第１０図、第１１図、第１２図、第１３
図、第１４図、第１５図および第１６図は、第１図に示
したＣＰＵＩの処理動作を示すフローチャートである。 １：ＣＰＵ（制御手段＞ ２：ＲＯＭ３、スケ
ジュールメモリ（入力順記憶手段）４：データメモリ ５：出力１／Ｆ（信号出力手段） ６：バッファメモリ ７コントローラ８．９，
１０：ホストＩ／Ｆ用バッファメモリ（４，８，９，１
０：データ記憶手段）１１ホストＩ／Ｆ（信号入力手段
） １２ニジステム用データバス １３ニジステム用アドレ
スバス１４、ローカル用データバス １５：ローカル用
アドレスバス２０、出力装置（出力装置） ３０．４０，５０：ホストコンピュータ（ホストコンピ
ュータ）６０ニジステム間信号伝送手段 １００：出力制御装置
Claims (1)
- 【特許請求の範囲】 複数のホストコンピュータと接続され、それらが出力す
るデータを受ける信号入力手段；信号入力手段が受けた
データを個別に記憶するデータ記憶手段； データの入力順を記憶する入力順記憶手段；出力装置と
接続され、出力装置にデータを出力するための信号出力
手段；および、 前記入力順記憶手段が記憶した入力順に従って、前記デ
ータ記憶手段から順次データを読み出して信号出力手段
に出力する制御手段；を備える出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25633090A JPH04133152A (ja) | 1990-09-26 | 1990-09-26 | 出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25633090A JPH04133152A (ja) | 1990-09-26 | 1990-09-26 | 出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04133152A true JPH04133152A (ja) | 1992-05-07 |
Family
ID=17291176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25633090A Pending JPH04133152A (ja) | 1990-09-26 | 1990-09-26 | 出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04133152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8966144B2 (en) | 1997-03-04 | 2015-02-24 | Papst Licensing Gmbh & Co. Kg | Analog data generating and processing device having a multi-use automatic processor |
-
1990
- 1990-09-26 JP JP25633090A patent/JPH04133152A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8966144B2 (en) | 1997-03-04 | 2015-02-24 | Papst Licensing Gmbh & Co. Kg | Analog data generating and processing device having a multi-use automatic processor |
| US9189437B2 (en) | 1997-03-04 | 2015-11-17 | Papst Licensing Gmbh & Co. Kg | Analog data generating and processing device having a multi-use automatic processor |
| US9836228B2 (en) | 1997-03-04 | 2017-12-05 | Papst Licensing Gmbh & Co. Kg | Analog data generating and processing device having a multi-use automatic processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JP4252139B2 (ja) | 記憶装置システム | |
| JP2002354217A (ja) | 画像形成装置および画像形成方法 | |
| US5734918A (en) | Computer system with an input/output processor which enables direct file transfers between a storage medium and a network | |
| JPH04133152A (ja) | 出力制御装置 | |
| JP4642531B2 (ja) | データ要求のアービトレーション | |
| CA1219958A (en) | Adjustable buffer for data communications in data processing system | |
| JP2746189B2 (ja) | ファイルアクセス制御システム | |
| US6085297A (en) | Single-chip memory system including buffer | |
| JPH08249269A (ja) | Ｄｍａ転送制御方法及びｄｍａ転送制御装置 | |
| JPS58125128A (ja) | 計算機システム | |
| JPS5827255A (ja) | 複数電子計算機間共用フアイルの制御方式 | |
| JPH0425581B2 (ja) | ||
| EP0382529A2 (en) | Microprocessor having store buffer | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JP2665173B2 (ja) | プロセッサトラップ回路 | |
| JP2594611B2 (ja) | Ｄｍａ転送制御装置 | |
| JP2710475B2 (ja) | メモリ制御回路 | |
| JPH0424733B2 (ja) | ||
| JPH04199355A (ja) | アタッチド・プロセッサ・システム | |
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JP2966038B2 (ja) | ディジタルデータ処理ユニット調停装置及び方法 | |
| JPH05225114A (ja) | Ｉｏ制御装置 | |
| JP2562474B2 (ja) | マルチｃｐｕシステムのアダプタ及びその制御方法 | |
| JP2524620B2 (ja) | 入出力制御方法 |