JPH0413665Y2 - - Google Patents
Info
- Publication number
- JPH0413665Y2 JPH0413665Y2 JP1418985U JP1418985U JPH0413665Y2 JP H0413665 Y2 JPH0413665 Y2 JP H0413665Y2 JP 1418985 U JP1418985 U JP 1418985U JP 1418985 U JP1418985 U JP 1418985U JP H0413665 Y2 JPH0413665 Y2 JP H0413665Y2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- printed circuit
- circuit board
- power supply
- current power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
本考案はプリント基板検査装置に関し、特にプ
リント基板の導体ランドの不良を検出するのに利
用されるものに関する。
リント基板の導体ランドの不良を検出するのに利
用されるものに関する。
〈従来の技術〉
一般に、プリント基板において生じる不良の多
くは、その基板上に形成された導体ランドの断線
あるいはランド間の短絡にある。そこで、その不
良を検査する装置が必要となる。
くは、その基板上に形成された導体ランドの断線
あるいはランド間の短絡にある。そこで、その不
良を検査する装置が必要となる。
第４図は従来のプリント基板検査装置を示す。
同図に示すプリント基板検査装置は、プリント
基板１の導体ランド２の導通試験を行うものであ
つて、導通試験用の電源３と電圧検出用の比較器
４とによつて構成される。その使用方法は、検査
しようとする導体ランド２の一端に電源３を接続
して電源電圧Viを印加すると共に、その他端に
比較器３の一方の比較入力端子（−）を接続す
る。比較器３の他方の比較入力端子（＋）には所
定の比較基準電圧Vr（０＜Vr＜Vi）を印加する。
基板１の導体ランド２の導通試験を行うものであ
つて、導通試験用の電源３と電圧検出用の比較器
４とによつて構成される。その使用方法は、検査
しようとする導体ランド２の一端に電源３を接続
して電源電圧Viを印加すると共に、その他端に
比較器３の一方の比較入力端子（−）を接続す
る。比較器３の他方の比較入力端子（＋）には所
定の比較基準電圧Vr（０＜Vr＜Vi）を印加する。
ここで、導体ランド２が正常に通電していれば
比較器３の出力がＬ（低レベル）になり、逆に導
体ランド２が断線不良のために導通していなけれ
ば比較器３の出力がＨ（高レベル）になる。この
ようにして、プリント基板１の不良を検査するこ
とができるようになつている。
比較器３の出力がＬ（低レベル）になり、逆に導
体ランド２が断線不良のために導通していなけれ
ば比較器３の出力がＨ（高レベル）になる。この
ようにして、プリント基板１の不良を検査するこ
とができるようになつている。
〈考案が解決しようとする問題点〉
ところで、プリント基板１の導体ランド２に
は、明らかな断線不良だけではなく、例えば印刷
時にゴミ等が付着していたりすることにより、導
体ランド２の一部が導通を保ちつつ大きく欠落し
ているような潜在的不良箇所Ｘ（第４図参照）も
多く生じる。このような潜在的不良箇所Ｘは、そ
の後の故障の原因となるので見逃さずに排除する
必要がある。
は、明らかな断線不良だけではなく、例えば印刷
時にゴミ等が付着していたりすることにより、導
体ランド２の一部が導通を保ちつつ大きく欠落し
ているような潜在的不良箇所Ｘ（第４図参照）も
多く生じる。このような潜在的不良箇所Ｘは、そ
の後の故障の原因となるので見逃さずに排除する
必要がある。
しかるに、上述した従来のプリント基板検査装
置では導体ランド２の導通状態だけしか検査しな
いため、上記のような不良箇所Ｘまでもは検出す
ることができなかつた。結局、上記のような不良
箇所Ｘの検査は、肉眼による視覚検査などに頼る
しかなかつた。
置では導体ランド２の導通状態だけしか検査しな
いため、上記のような不良箇所Ｘまでもは検出す
ることができなかつた。結局、上記のような不良
箇所Ｘの検査は、肉眼による視覚検査などに頼る
しかなかつた。
本考案は以上のような問題点に鑑みてなされた
もので、その目的とするところは、上記のような
潜在的不良箇所をも確実に検出することができる
プリント基板検査装置を提供することにある。
もので、その目的とするところは、上記のような
潜在的不良箇所をも確実に検出することができる
プリント基板検査装置を提供することにある。
〈問題点を解決するための手段〉
本考案は、上記の目的を達成するため、プリン
ト基板の導体ランドに所定の定電流を通電する定
電流電源と、この定電流電源による通電時間を制
御するパルス発生器と、上記導体ランドに流れる
電流を検出する電流検出手段と、この電流検出手
段の検出出力を上記定電流電源による通電時間の
終了直前に抽出するゲート回路とを設けて、プリ
ント基板検査装置を構成する。
ト基板の導体ランドに所定の定電流を通電する定
電流電源と、この定電流電源による通電時間を制
御するパルス発生器と、上記導体ランドに流れる
電流を検出する電流検出手段と、この電流検出手
段の検出出力を上記定電流電源による通電時間の
終了直前に抽出するゲート回路とを設けて、プリ
ント基板検査装置を構成する。
〈作用〉
上記の構成においては、例えば導体ランドの一
部が不完全に欠落していて導通試験だけでは発見
できないような潜在的不良箇所があつた場合に
は、所定の定電流を流すことによつて、その不良
箇所に僅かに残つている導通部分が溶断されるよ
うになる。これにより、その不良箇所が明らかな
導通不良状態を呈するようになる。従つて、電流
検出手段の検出出力を定電流電源による通電時間
の終了直前に抽出することにより、その不良箇所
を、肉眼による視覚検査によらずに、電気的に確
実に検出することができるようになる。
部が不完全に欠落していて導通試験だけでは発見
できないような潜在的不良箇所があつた場合に
は、所定の定電流を流すことによつて、その不良
箇所に僅かに残つている導通部分が溶断されるよ
うになる。これにより、その不良箇所が明らかな
導通不良状態を呈するようになる。従つて、電流
検出手段の検出出力を定電流電源による通電時間
の終了直前に抽出することにより、その不良箇所
を、肉眼による視覚検査によらずに、電気的に確
実に検出することができるようになる。
〈実施例〉
以下に本考案の好適な実施例を図面に基づいて
説明する。
説明する。
第１図は本考案によるプリント基板検査装置の
一実施例を示す。
一実施例を示す。
同図に示すプリント基板検査装置は、定電流電
源５、パルス発生器６、パワートランジスタ７、
電流検出用分流抵抗８、比較器９、論理ゲート
（アンド回路）１０などによつて構成されている。
源５、パルス発生器６、パワートランジスタ７、
電流検出用分流抵抗８、比較器９、論理ゲート
（アンド回路）１０などによつて構成されている。
ここで、定電流電源５は、検査しようとするプ
リント基板１の導体ランド２の一端にパワートラ
ンジスタ７を介して接続される。パルス発生器６
は、第３図に示すように、２つのタイミングパル
ス信号P1，P2を出力する。パワートランジスタ
７はパルス発生器６からの一方のパルス信号P1
によつて導通制御される。これにより、定電流電
源５による定電流が所定時間だけ導体ランド２に
通電させられるようになつている。
リント基板１の導体ランド２の一端にパワートラ
ンジスタ７を介して接続される。パルス発生器６
は、第３図に示すように、２つのタイミングパル
ス信号P1，P2を出力する。パワートランジスタ
７はパルス発生器６からの一方のパルス信号P1
によつて導通制御される。これにより、定電流電
源５による定電流が所定時間だけ導体ランド２に
通電させられるようになつている。
導体ランド２の他端は分流抵抗８を介して定電
流電源５の電流帰路（接地側）に接続されてい
る。分流抵抗８には導体ランド２を流れる電流Io
に比例する電圧が分圧される。この分圧電圧は比
較器９の一方の比較入力端子（−）に与えられ
る。比較器３の他方の比較入力端子（＋）には所
定の基準電圧Vrが与えられる。比較器３の比較
出力Ａは、論理ゲート１０を経て出力される。論
理ゲート１０は、上記パルス発生器６からの他方
のパルス信号P2によつて、そのゲート動作が制
御される。ここで、その他方のパルス信号P2は、
上記一方のパルス信号P1が立ち下がる直前に発
せられるようになつている。これにより、上記比
較器９の比較出力Ａは、上記定電流電源５による
通電時間の終了直前に抽出されて出力されるよう
になつている。そして、この抽出された比較出力
がプリント基板検査装置の判定出力Ｂとなる。
流電源５の電流帰路（接地側）に接続されてい
る。分流抵抗８には導体ランド２を流れる電流Io
に比例する電圧が分圧される。この分圧電圧は比
較器９の一方の比較入力端子（−）に与えられ
る。比較器３の他方の比較入力端子（＋）には所
定の基準電圧Vrが与えられる。比較器３の比較
出力Ａは、論理ゲート１０を経て出力される。論
理ゲート１０は、上記パルス発生器６からの他方
のパルス信号P2によつて、そのゲート動作が制
御される。ここで、その他方のパルス信号P2は、
上記一方のパルス信号P1が立ち下がる直前に発
せられるようになつている。これにより、上記比
較器９の比較出力Ａは、上記定電流電源５による
通電時間の終了直前に抽出されて出力されるよう
になつている。そして、この抽出された比較出力
がプリント基板検査装置の判定出力Ｂとなる。
尚、分流抵抗８と比較器９とで電流検出手段を
構成し、論理ゲート（アンド回路）１０によりゲ
ート回路を構成している。
構成し、論理ゲート（アンド回路）１０によりゲ
ート回路を構成している。
次に動作について説明する。
先ず、検査された導体ランド２が正常な場合に
は、第３図Ａに示すように、上記パルス信号P2
が立ち上がつている間に上記判定出力Ｂが立ち上
がらずにＬ（低レベル）のままでいる。
は、第３図Ａに示すように、上記パルス信号P2
が立ち上がつている間に上記判定出力Ｂが立ち上
がらずにＬ（低レベル）のままでいる。
ところが、第１図に示すように、検査された導
体ランド２が部分的に欠落して断線しやすくなつ
ている潜在的不良箇所Ｘがあると、上記定電流Io
を流すことによつて、第２図に示すように、その
不良箇所Ｘに僅かに残つている導通部分が溶断さ
れる。これにより、その不良箇所Ｘが明らかな導
通不良状態を呈するようになる。従つて、上記比
較器９の比較出力Ａを上記定電流電源５による通
電時間の終了直前に抽出することにより、その不
良箇所を電気的に確実に検出することができるよ
うになる。
体ランド２が部分的に欠落して断線しやすくなつ
ている潜在的不良箇所Ｘがあると、上記定電流Io
を流すことによつて、第２図に示すように、その
不良箇所Ｘに僅かに残つている導通部分が溶断さ
れる。これにより、その不良箇所Ｘが明らかな導
通不良状態を呈するようになる。従つて、上記比
較器９の比較出力Ａを上記定電流電源５による通
電時間の終了直前に抽出することにより、その不
良箇所を電気的に確実に検出することができるよ
うになる。
第３図Ｂは、その潜在的な不良箇所Ｘがあつた
場合の動作状態を示す。すなわち、定電流電源５
からの電流Ioが通電時間の途中で遮断され、これ
によりその通電時間の終り近くで上記比較器９の
比較出力ＡがＬ（低レベル）からＨ（高レベル）に
変化する。この変化がパルス信号P2に同期して
抽出され、判定出力Ｂに現れる。
場合の動作状態を示す。すなわち、定電流電源５
からの電流Ioが通電時間の途中で遮断され、これ
によりその通電時間の終り近くで上記比較器９の
比較出力ＡがＬ（低レベル）からＨ（高レベル）に
変化する。この変化がパルス信号P2に同期して
抽出され、判定出力Ｂに現れる。
以上のようにして、潜在的な不良箇所Ｘを、肉
眼による視覚検査によらずに、電気的に確実に検
出することができる。
眼による視覚検査によらずに、電気的に確実に検
出することができる。
以上、潜在的な断線不良を検出する場合につい
て説明してきたが、潜在的な短絡の有無も同様に
して検出することができる。この場合は、判定出
力Ｂの出力論理が反対になり、Ｈ（高レベル）が
抽出されたときが正常と判定される。
て説明してきたが、潜在的な短絡の有無も同様に
して検出することができる。この場合は、判定出
力Ｂの出力論理が反対になり、Ｈ（高レベル）が
抽出されたときが正常と判定される。
〈考案の効果〉
以上の実施例の説明でも明らかなように、本考
案によるプリント基板検査装置では、明確な断線
あるいは短絡に至らない潜在的不良箇所も確実に
検出することができるという効果が得られる。
案によるプリント基板検査装置では、明確な断線
あるいは短絡に至らない潜在的不良箇所も確実に
検出することができるという効果が得られる。
第１図は本考案によるプリント基板検査装置の
一実施例を示す回路図、第２図は潜在的不良箇所
が溶断された状態の回路図、第３図Ａ，Ｂは動作
例を示すタイミングチヤート、第４図はプリント
基板検査装置の従来例を示す回路図である。 １……プリント基板、２……導体ランド、５…
…定電流電源、６……パルス発生器、７……パワ
ートランジスタ、８……電流検出用分流抵抗、９
……比較器、１０……論理ゲート。
一実施例を示す回路図、第２図は潜在的不良箇所
が溶断された状態の回路図、第３図Ａ，Ｂは動作
例を示すタイミングチヤート、第４図はプリント
基板検査装置の従来例を示す回路図である。 １……プリント基板、２……導体ランド、５…
…定電流電源、６……パルス発生器、７……パワ
ートランジスタ、８……電流検出用分流抵抗、９
……比較器、１０……論理ゲート。
Claims (1)
- プリント基板の導体ランドに所定の定電流を通
電する定電流電源と、この定電流電源による通電
時間を制御するパルス発生器と、上記導体ランド
に流れる電流を検出する電流検出手段と、この電
流検出手段の検出出力を上記定電流電源による通
電時間の終了直前に抽出するゲート回路とを備え
たことを特徴とするプリント基板検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1418985U JPH0413665Y2 (ja) | 1985-02-05 | 1985-02-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1418985U JPH0413665Y2 (ja) | 1985-02-05 | 1985-02-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61131673U JPS61131673U (ja) | 1986-08-16 |
| JPH0413665Y2 true JPH0413665Y2 (ja) | 1992-03-30 |
Family
ID=30498888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1418985U Expired JPH0413665Y2 (ja) | 1985-02-05 | 1985-02-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0413665Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4697142A (en) * | 1985-04-01 | 1987-09-29 | Ibm Corporation | Printed circuit conductor test system |
-
1985
- 1985-02-05 JP JP1418985U patent/JPH0413665Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61131673U (ja) | 1986-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI412765B (zh) | 基板檢查裝置 | |
| US5818251A (en) | Apparatus and method for testing the connections between an integrated circuit and a printed circuit board | |
| KR970705032A (ko) | AC전원 유출구 접지 특성 및 전기선 검사회로 장치(AC Power Outlet Ground Integrity and Wire Test Circuit Device) | |
| JP3642456B2 (ja) | 電子部品の検査方法および装置 | |
| JP2002500366A (ja) | 電圧変化を監視するための電子回路 | |
| JPH0413665Y2 (ja) | ||
| JP3691040B2 (ja) | 半導体ウエハー試験システムと方法 | |
| JPS62168068A (ja) | プリント基板検査装置 | |
| JPH1164428A (ja) | 部品検査装置 | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JP2966185B2 (ja) | 故障検出方法 | |
| JPH11202016A (ja) | 回路基板の検査方法及び装置 | |
| JP3612841B2 (ja) | ４線式抵抗測定方法および装置 | |
| JP3109325B2 (ja) | 発光ダイオードを有する回路基板の導通検査方法と、それに用いる導通検査装置 | |
| JP2836101B2 (ja) | プローバのアタッチメントボード | |
| JPH0829472A (ja) | 信号配線の良否検査方法 | |
| JPH0637781U (ja) | プルアップ抵抗の検査装置 | |
| JPH0737954A (ja) | コンタクト不良検出装置 | |
| JPS6033064A (ja) | パターン検査装置の自己診断方法 | |
| JPH01100474A (ja) | 回路基板検査装置 | |
| JPS63262572A (ja) | プリント基板箔スクリ−ニング検査方法 | |
| JPH01237470A (ja) | 高周波混成集積回路検査治具 | |
| KR910006945Y1 (ko) | 웨이퍼 자동 감지장치 | |
| JPH0634719A (ja) | 半導体集積回路の試験装置 | |
| JPH02165076A (ja) | プローブカード |