JPH04137266A - クロック信号乗せ換え回路 - Google Patents
クロック信号乗せ換え回路Info
- Publication number
- JPH04137266A JPH04137266A JP25720390A JP25720390A JPH04137266A JP H04137266 A JPH04137266 A JP H04137266A JP 25720390 A JP25720390 A JP 25720390A JP 25720390 A JP25720390 A JP 25720390A JP H04137266 A JPH04137266 A JP H04137266A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- selection signal
- basic
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011536 re-plating Methods 0.000 title 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 230000001934 delay Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、磁気ディスク装置に使用されるクロック信号
乗せ換え回路に関し、特に乗せ換えようとするクロック
信号が基本クロック信号の分周で得られたクロック信号
によりおこなうようにしたクロック信号乗せ換え回路に
関する。
乗せ換え回路に関し、特に乗せ換えようとするクロック
信号が基本クロック信号の分周で得られたクロック信号
によりおこなうようにしたクロック信号乗せ換え回路に
関する。
一般に、磁気ディスク装置はクロック信号乗せ換え回路
を設けており、このクロック信号乗せ換え回路により所
定のクロック信号から他のクロック信号に乗せ換えてい
る。このクロック信号乗せ換え回路は、次のようにして
所定のクロック信号から他のクロック信号への乗せ換え
をおこなっている。すなわち、上位回路から送られてく
る分周クロック選択信号が切換わると、当該クロック信
号乗せ換え回路は、現在選択されている分周クロック信
号(以下、第一分周クロック信号という)をもって分周
クロック選択信号を取り込む。
を設けており、このクロック信号乗せ換え回路により所
定のクロック信号から他のクロック信号に乗せ換えてい
る。このクロック信号乗せ換え回路は、次のようにして
所定のクロック信号から他のクロック信号への乗せ換え
をおこなっている。すなわち、上位回路から送られてく
る分周クロック選択信号が切換わると、当該クロック信
号乗せ換え回路は、現在選択されている分周クロック信
号(以下、第一分周クロック信号という)をもって分周
クロック選択信号を取り込む。
ついで、クロック信号乗せ換え回路は、この分周クロッ
ク選択信号の取り込みが終了した時点で、選択され出力
されていた第一分周クロック信号の出力を停止し、同時
に次に選択される分周クロック信号(以下、第二分周ク
ロック信号という)側の選択信号の取り込みを開始する
。次に、このクロック信号乗せ換え回路は、この選択信
号の取込みが終了した時点で第二分周クロック信号を出
力している。
ク選択信号の取り込みが終了した時点で、選択され出力
されていた第一分周クロック信号の出力を停止し、同時
に次に選択される分周クロック信号(以下、第二分周ク
ロック信号という)側の選択信号の取り込みを開始する
。次に、このクロック信号乗せ換え回路は、この選択信
号の取込みが終了した時点で第二分周クロック信号を出
力している。
このように上述した従来のクロック信号乗せ換え回路は
、第一分周クロック信号に同期した分周クロツタ選択信
号を別な位相の第二分周クロック信号で取り込むように
なっており、逆に第二分周クロック信号に同期した分周
クロック選択信号を別の位相である第一分周クロック信
号で取り込むようになっている。
、第一分周クロック信号に同期した分周クロツタ選択信
号を別な位相の第二分周クロック信号で取り込むように
なっており、逆に第二分周クロック信号に同期した分周
クロック選択信号を別の位相である第一分周クロック信
号で取り込むようになっている。
したがって、このクロック信号乗せ換え回路は、第一分
周クロック信号と第二分周クロック信号の位相差が十分
でなく、分周クロック選択信号を取り込む時に必要とな
るホールドタイム、セットアツプタイムを満たさないと
、当該クロック信号乗せ換え回路から出力されるクロッ
ク信号が乱れてしまうという問題点があった。また、こ
のクロック信号乗せ換え回路は、温度、電源電圧変動等
により位相差が変化したときも、前述と同様に出力クロ
ック信号が乱れるという問題点があった。
周クロック信号と第二分周クロック信号の位相差が十分
でなく、分周クロック選択信号を取り込む時に必要とな
るホールドタイム、セットアツプタイムを満たさないと
、当該クロック信号乗せ換え回路から出力されるクロッ
ク信号が乱れてしまうという問題点があった。また、こ
のクロック信号乗せ換え回路は、温度、電源電圧変動等
により位相差が変化したときも、前述と同様に出力クロ
ック信号が乱れるという問題点があった。
本発明は、上記問題点を解消し、正確なりロック信号を
出力できるクロック信号乗せ換え回路を提供することを
目的とする。
出力できるクロック信号乗せ換え回路を提供することを
目的とする。
本発明のクロック信号乗換回路は、分周クロック信号を
選択する分周クロック選択信号と基本クロック選択信号
とに基づいて制御選択信号を形成する複数のゲート回路
と、当該ゲート回路から出力される制御選択信号を当該
分周クロック信号で保持する複数の信号保持回路と、前
記信号保持回路から切換選択信号を基本クロック信号に
より保持して基本クロック選択信号を出力する基本信号
保持回路と、前記信号保持回路からの切換選択信号によ
り分周クロック信号を当該出力クロック信号として出力
する出力信号生成回路とを備えてなるクロック信号乗せ
換え回路であって、前記各ゲート回路は分周クロック選
択信号がアクティブのときに基本クロック選択信号がア
クティブのときのみ制御選択信号をアクティブにし、前
記信号保持回路は前記制御選択信号がアクティブのとき
のみ分周クロック信号により、これを保持して切換選択
信号を出力し、かつ前記基本信号保持回路は切換選択信
号がアクティブのときのみ基本クロック信号により、こ
れを保持して基本クロック選択信号を出力するようにし
たことを特徴とするものである。
選択する分周クロック選択信号と基本クロック選択信号
とに基づいて制御選択信号を形成する複数のゲート回路
と、当該ゲート回路から出力される制御選択信号を当該
分周クロック信号で保持する複数の信号保持回路と、前
記信号保持回路から切換選択信号を基本クロック信号に
より保持して基本クロック選択信号を出力する基本信号
保持回路と、前記信号保持回路からの切換選択信号によ
り分周クロック信号を当該出力クロック信号として出力
する出力信号生成回路とを備えてなるクロック信号乗せ
換え回路であって、前記各ゲート回路は分周クロック選
択信号がアクティブのときに基本クロック選択信号がア
クティブのときのみ制御選択信号をアクティブにし、前
記信号保持回路は前記制御選択信号がアクティブのとき
のみ分周クロック信号により、これを保持して切換選択
信号を出力し、かつ前記基本信号保持回路は切換選択信
号がアクティブのときのみ基本クロック信号により、こ
れを保持して基本クロック選択信号を出力するようにし
たことを特徴とするものである。
本発明は、上位回路で生成される基本クロック信号を分
周して得られる二個以上の分周クロック信号を選択する
ために、前記上位回路より送付される2個以上の分周ク
ロック選択信号を、基本クロック選択信号で制御選択信
号を得る。制御選択信号は、信号保持回路で分周クロッ
ク信号により保持される。信号保持回路からの切換選択
信号は、出力信号生成回路を動作させるとともに、基本
信号保持回路で基本クロック信号により保持される。
周して得られる二個以上の分周クロック信号を選択する
ために、前記上位回路より送付される2個以上の分周ク
ロック選択信号を、基本クロック選択信号で制御選択信
号を得る。制御選択信号は、信号保持回路で分周クロッ
ク信号により保持される。信号保持回路からの切換選択
信号は、出力信号生成回路を動作させるとともに、基本
信号保持回路で基本クロック信号により保持される。
基本信号保持回路で保持されて得た基本クロック選択信
号は、当該信号系統以外のゲート回路に供給される。こ
のように、本発明では、位相差の不確実な分周クロック
信号を乗せ換えるた袷に、分周クロック信号を生成して
いる基本20ツク信号を使用して切り換えているので、
クロック信号の乗せ換えを確実に行うことができる。
号は、当該信号系統以外のゲート回路に供給される。こ
のように、本発明では、位相差の不確実な分周クロック
信号を乗せ換えるた袷に、分周クロック信号を生成して
いる基本20ツク信号を使用して切り換えているので、
クロック信号の乗せ換えを確実に行うことができる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明のクロック信号乗せ換え回路の一実施
例を示すブロック図である。
例を示すブロック図である。
第1図に示す実施例では、2個のクロック信号の乗せ換
えの場合の例について述べることにする。
えの場合の例について述べることにする。
第1図において、ゲート回路1は、図示していない上位
回路からの分周クロック選択信号すが入力される。ゲー
ト回路2は、図示しない上位回路からの分周クロック選
択信号Cが入力される。
回路からの分周クロック選択信号すが入力される。ゲー
ト回路2は、図示しない上位回路からの分周クロック選
択信号Cが入力される。
ゲート回路1の出力は信号保持回路3に接続されており
、ゲート回路1からの制御選択信号fが信号係゛持回路
3に供給される。ゲート回路2の出力は信号保持回路4
に接続されており、ゲート回路2からの制御選択信号g
が信号保持回路4に供給される。信号保持回路3の出力
は基本信号保持回路5に接続されており、信号保持回路
3からの切換選択信号りが基本信号保持回路5に供給さ
れる。
、ゲート回路1からの制御選択信号fが信号係゛持回路
3に供給される。ゲート回路2の出力は信号保持回路4
に接続されており、ゲート回路2からの制御選択信号g
が信号保持回路4に供給される。信号保持回路3の出力
は基本信号保持回路5に接続されており、信号保持回路
3からの切換選択信号りが基本信号保持回路5に供給さ
れる。
信号保持回路4の出力は基本信号保持回路6に接続され
ており、信号保持回路4からの切換選択信号1が基本信
号保持回路6に供給される。信号保持回路3からの切換
選択信号りと、信号保持回路4からの切換選択信号1は
出力信号生成回路7に入力されるようにしである。出力
信号生成回路7には、分周クロツタ信号dおよび分周ク
ロック信号eが入力されるようになっている。基本信号
保持回路5および基本信号保持回路6には基本クロック
信号aが入力されるようにしである。基本信号保持回路
5の出力はゲート回路2の他の入力端子に接続されてお
り、基本信号保持回路5からの基本クロック選択信号j
がゲート回路2に供給される。基本信号保持回路6の出
力はゲート回路1の他の入力端子に接続されており、基
本信号保持回路6からの基本クロック選択信号kがゲー
ト回路1に供給される。また、出力信号生成回路7の出
力端子から出力クロック信号βが出力されるようになっ
ている。
ており、信号保持回路4からの切換選択信号1が基本信
号保持回路6に供給される。信号保持回路3からの切換
選択信号りと、信号保持回路4からの切換選択信号1は
出力信号生成回路7に入力されるようにしである。出力
信号生成回路7には、分周クロツタ信号dおよび分周ク
ロック信号eが入力されるようになっている。基本信号
保持回路5および基本信号保持回路6には基本クロック
信号aが入力されるようにしである。基本信号保持回路
5の出力はゲート回路2の他の入力端子に接続されてお
り、基本信号保持回路5からの基本クロック選択信号j
がゲート回路2に供給される。基本信号保持回路6の出
力はゲート回路1の他の入力端子に接続されており、基
本信号保持回路6からの基本クロック選択信号kがゲー
ト回路1に供給される。また、出力信号生成回路7の出
力端子から出力クロック信号βが出力されるようになっ
ている。
ゲート回路1は、分周クロック選択信号すと基本クロッ
ク選択信号にの双方とも、アクティブ(例えば、“1”
)のときに、制御選択信号fを“1”とする回路構成と
なっている。ゲート回路2は、分周クロック選択信号C
と基本クロック選択信号jの双方とも“1”のとき制御
選択信号gを“1”とする回路構成となっている。信号
保持回路3は、制御選択信号fを分周クロック信号dの
タイミングで取り込み、選択信号りとして出力できる回
路構成となっている。信号保持回路4は、制御選択信号
gを分周クロック信号eのタイミングで取り込み、選択
信号lとして出力できる回路構成となっている。基本信
号保持回路5は、選択信号りを基本クロック信号aのタ
イミングで取り込み、その信号を反転させて分周クロッ
ク信号eに対するホールド、タイムを満足するだけ遅延
させた後に、基本クロック選択信号jとして出力できる
回路構成となっている。基本信号保持回路6は、選択信
号】を基本クロック信号aのタイミングで取り込み、そ
の信号を反転させて分周クロック信号dに対するホール
ド タイムを満足するだけ遅延させた後に、基本クロッ
ク選択信号にとして出力できる回路構成となっている。
ク選択信号にの双方とも、アクティブ(例えば、“1”
)のときに、制御選択信号fを“1”とする回路構成と
なっている。ゲート回路2は、分周クロック選択信号C
と基本クロック選択信号jの双方とも“1”のとき制御
選択信号gを“1”とする回路構成となっている。信号
保持回路3は、制御選択信号fを分周クロック信号dの
タイミングで取り込み、選択信号りとして出力できる回
路構成となっている。信号保持回路4は、制御選択信号
gを分周クロック信号eのタイミングで取り込み、選択
信号lとして出力できる回路構成となっている。基本信
号保持回路5は、選択信号りを基本クロック信号aのタ
イミングで取り込み、その信号を反転させて分周クロッ
ク信号eに対するホールド、タイムを満足するだけ遅延
させた後に、基本クロック選択信号jとして出力できる
回路構成となっている。基本信号保持回路6は、選択信
号】を基本クロック信号aのタイミングで取り込み、そ
の信号を反転させて分周クロック信号dに対するホール
ド タイムを満足するだけ遅延させた後に、基本クロッ
ク選択信号にとして出力できる回路構成となっている。
出力信号生成回路7は、選択信号りが“1”のとき分周
クロツタ信号dを出力クロック信号βとして出力し、あ
るいは選択信号】が“1”のとき分周クロック信号eを
出力クロック信号lとして出力する回路構成となってい
る。
クロツタ信号dを出力クロック信号βとして出力し、あ
るいは選択信号】が“1”のとき分周クロック信号eを
出力クロック信号lとして出力する回路構成となってい
る。
次に、上述のように構成した実施例の動作について以下
に説明する。
に説明する。
分周クロック選択信号すがアクティブ(例えば“1”)
であって、分周クロック選択信号Cがインアクティブ(
例えば“0”)のときに、分周クロック選択信号Cが“
0”でなるのでゲート回路2からの制御選択信号gは“
0”となり、信号保持回路4からの選択信号1も“0”
となって、基本信号保持回路6の出力である基本クロッ
ク選択信号kが“1”となる。
であって、分周クロック選択信号Cがインアクティブ(
例えば“0”)のときに、分周クロック選択信号Cが“
0”でなるのでゲート回路2からの制御選択信号gは“
0”となり、信号保持回路4からの選択信号1も“0”
となって、基本信号保持回路6の出力である基本クロッ
ク選択信号kが“1”となる。
このとき、ゲート回路1に入力される分周クロック信号
選択信号すと基本クロック選択信号にとは“1”である
ので、信号保持回路3からの制御選択信号fは“1”と
なる。これにより、信号保持回路3からの切換選択信号
りは“1”となり、基本信号保持回路5からの基本クロ
ック選択信号Jが“0”となる。
選択信号すと基本クロック選択信号にとは“1”である
ので、信号保持回路3からの制御選択信号fは“1”と
なる。これにより、信号保持回路3からの切換選択信号
りは“1”となり、基本信号保持回路5からの基本クロ
ック選択信号Jが“0”となる。
したがって、信号保持回路3からの切換選択信号りが“
1”、信号保持回路4からの切換選択信号1が“0”で
あるので、出力信号生成回路7からの出力クロック信号
lは分周クロック信号dが出力されている。
1”、信号保持回路4からの切換選択信号1が“0”で
あるので、出力信号生成回路7からの出力クロック信号
lは分周クロック信号dが出力されている。
一方、分周クロック選択信号すが“0”で、分周クロッ
ク選択信号Cが“1″になると、ゲート回路1からの制
御選択信号fは“0”になる。しかしながら、信号保持
回路3からの切換選択信号りは、分周クロック信号dの
変化あるまで“0”のままであるので、基本信号保持回
路5の出力基本クロック選択信号Jも“0”である。基
本クロック選択信号Jが“0”であるので、ゲート回路
2からの制御選択信号gも“0”のままである。
ク選択信号Cが“1″になると、ゲート回路1からの制
御選択信号fは“0”になる。しかしながら、信号保持
回路3からの切換選択信号りは、分周クロック信号dの
変化あるまで“0”のままであるので、基本信号保持回
路5の出力基本クロック選択信号Jも“0”である。基
本クロック選択信号Jが“0”であるので、ゲート回路
2からの制御選択信号gも“0”のままである。
次の分周クロック信号dに同期して選択信号りは“0”
となるが、信号保持回路4から出力されている切換選択
信号1も“0”のままであるので、出力クロック信号l
はインアクティブとなる。
となるが、信号保持回路4から出力されている切換選択
信号1も“0”のままであるので、出力クロック信号l
はインアクティブとなる。
信号保持回路3の出力の切換選択信号りが“0”になっ
た後に、基本クロック信号aに同期して基本信号保持回
路5が動作すると、基本信号保持回路5から出力される
基本クロック選択信号jが分周クロツタ信号eに対する
ホールドタイムの後で、“1”となる。
た後に、基本クロック信号aに同期して基本信号保持回
路5が動作すると、基本信号保持回路5から出力される
基本クロック選択信号jが分周クロツタ信号eに対する
ホールドタイムの後で、“1”となる。
基本クロック選択信号Jが“1”になると、分周クロッ
ク選択信号Cは既に“1″なので、制御選択信号gは“
1”となる。これにより、信号保持回路4は、分周クロ
ック信号eの変化に同期して動作し、切換選択信号1を
“1”にする。
ク選択信号Cは既に“1″なので、制御選択信号gは“
1”となる。これにより、信号保持回路4は、分周クロ
ック信号eの変化に同期して動作し、切換選択信号1を
“1”にする。
切換選択信号lが“1”になると、次の基本クロック信
号aの変化に同期して基本信号保持回路6が動作し、基
本信号保持回路6の出力である基本クロック選択信号k
が“1”になる。
号aの変化に同期して基本信号保持回路6が動作し、基
本信号保持回路6の出力である基本クロック選択信号k
が“1”になる。
すなわち、切換選択信号りが“0”で、切換選択信号1
が“1”になることで、出力クロック信号lは、分周ク
ロック信号eを出力する。
が“1”になることで、出力クロック信号lは、分周ク
ロック信号eを出力する。
また、同様に、分周クロック選択信号すが“1”に、分
周クロック選択信号Cが“O”に変化しても同様に動作
し、まず切換選択信号】が“0”に変化し、切換選択信
号りが“0”のままなので、出力クロック信号βがイン
アクティブになる。 その後、切換選択信号りが“1”
に変化し、切換選択信号lが“0”のままなので、出力
クロック信号βは分周クロック信号dとなる。
周クロック選択信号Cが“O”に変化しても同様に動作
し、まず切換選択信号】が“0”に変化し、切換選択信
号りが“0”のままなので、出力クロック信号βがイン
アクティブになる。 その後、切換選択信号りが“1”
に変化し、切換選択信号lが“0”のままなので、出力
クロック信号βは分周クロック信号dとなる。
基本クロック選択信号jの“0”から“1”への変化は
分周クロック信号eのホールドタイムの条件を満足して
いるので信号保持回路4は確実に動作し、また基本クロ
ック選択信号にの“0”から“1”への変化は分周クロ
ック信号dのホールドタイムの条件を満足しているので
信号保持回路3も確実に動作する。
分周クロック信号eのホールドタイムの条件を満足して
いるので信号保持回路4は確実に動作し、また基本クロ
ック選択信号にの“0”から“1”への変化は分周クロ
ック信号dのホールドタイムの条件を満足しているので
信号保持回路3も確実に動作する。
以上説明したように本発明は、位相差の不確実な分周ク
ロック信号を乗せ換えるために、分周クロック信号を生
成している基本クロック信号を使用して切り換えたので
、クロック信号の乗せ換えを確実に行うことができると
いう効果がある。
ロック信号を乗せ換えるために、分周クロック信号を生
成している基本クロック信号を使用して切り換えたので
、クロック信号の乗せ換えを確実に行うことができると
いう効果がある。
第1図は本発明の一実施例を示すブロック図である。
1.2・・・ゲート回路、
3.4・・・信号保持回路、
5.6・・・基本信号保持回路、
7・・・出力信号生成回路、
a・・・基本クロック信号、
b、c・・・分周クロック選択信号、
d、e・・・分周クロック信号、
f、 g ・・・制御選択信号、
h、i・・・選択信号、
J、k・・・ 基本クロック選択信号、β・・・出力ク
ロック信号。
ロック信号。
Claims (1)
- 【特許請求の範囲】 分周クロック信号を選択する分周クロック選択信号と基
本クロック選択信号とに基づいて制御選択信号を形成す
る複数のゲート回路と、当該ゲート回路から出力される
制御選択信号を当該分周クロック信号で保持する複数の
信号保持回路と、前記信号保持回路から切換選択信号を
基本クロック信号により保持して基本クロック選択信号
を出力する基本信号保持回路と、前記信号保持回路から
の切換選択信号により分周クロック信号を当該出力クロ
ック信号として出力する出力信号生成回路とを備えてな
るクロック信号乗せ換え回路であって、 前記各ゲート回路は分周クロック選択信号がアクティブ
のときに基本クロック選択信号がアクティブのときのみ
制御選択信号をアクティブにし、前記信号保持回路は前
記制御選択信号がアクティブのときのみ分周クロック信
号により、これを保持して切換選択信号を出力し、 前記基本信号保持回路は切換選択信号がエクティブのと
きのみ基本クロック信号により、これを保持して基本ク
ロック選択信号を出力するようにしたことを特徴とする
クロック信号乗せ換え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25720390A JPH04137266A (ja) | 1990-09-28 | 1990-09-28 | クロック信号乗せ換え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25720390A JPH04137266A (ja) | 1990-09-28 | 1990-09-28 | クロック信号乗せ換え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137266A true JPH04137266A (ja) | 1992-05-12 |
Family
ID=17303108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25720390A Pending JPH04137266A (ja) | 1990-09-28 | 1990-09-28 | クロック信号乗せ換え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137266A (ja) |
-
1990
- 1990-09-28 JP JP25720390A patent/JPH04137266A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0715302A (ja) | 可変遅延バッファ回路 | |
| US6023770A (en) | Semiconductor device | |
| JPS63232615A (ja) | クロツク切替回路 | |
| JPS59221115A (ja) | クロツク信号切換回路 | |
| JPH03138577A (ja) | アナログ‐ディジタル混成ic用試験装置 | |
| JPH01189220A (ja) | クロック切替方式 | |
| JPH06188695A (ja) | 情報保持回路 | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
| JPH0690657B2 (ja) | クロツク切替回路 | |
| JP2896276B2 (ja) | 論理回路 | |
| JPH11110346A (ja) | データ転送回路 | |
| JPS61243527A (ja) | ビツトバツフア回路 | |
| JPH03171234A (ja) | クロック同期式記憶回路 | |
| JPH11341108A (ja) | 現用系・予備系切替方法および切替装置 | |
| JPS648369B2 (ja) | ||
| JPH04280384A (ja) | 動作モード指定方式 | |
| JPH0774654A (ja) | 多重化回路 | |
| JPH1168726A (ja) | クロック切替え回路 | |
| JPS59163935A (ja) | デ−タ通信装置 | |
| JPH0563992B2 (ja) | ||
| JPS63209342A (ja) | 系選択回路 | |
| JPH04159810A (ja) | 時間自動調整回路 | |
| JPS6322520B2 (ja) | ||
| JPH06207968A (ja) | 高速ディジタル信号処理回路 |