JPH04280384A - 動作モード指定方式 - Google Patents
動作モード指定方式Info
- Publication number
- JPH04280384A JPH04280384A JP3068696A JP6869691A JPH04280384A JP H04280384 A JPH04280384 A JP H04280384A JP 3068696 A JP3068696 A JP 3068696A JP 6869691 A JP6869691 A JP 6869691A JP H04280384 A JPH04280384 A JP H04280384A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mode
- circuit
- system clock
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩにおいて動作モ
ードを切替えるための信号用の特別なピンを設けること
なく、動作モードを指定することができる方式に関する
。
ードを切替えるための信号用の特別なピンを設けること
なく、動作モードを指定することができる方式に関する
。
【０００２】
【従来の技術】最近、ＬＳＩ回路の複雑化に伴い、端子
（またはピン）の増設の必要性が増大し、多ピン化する
傾向にある。しかし、ＬＳＩの物理的な大きさによりピ
ンの数には自ずから制約があるため、設計上、いかにピ
ン数を少なくして所望のＬＳＩ回路を実現するかが重要
な課題の一つとなっている。従来、ＬＳＩの動作を通常
モードとテストモードとの間で切り換えるための方法と
して、モード切り換え信号を外部から供給するための特
別なモード切り換え用端子（ピン）を設けている。この
ような従来例を図３に示す。
（またはピン）の増設の必要性が増大し、多ピン化する
傾向にある。しかし、ＬＳＩの物理的な大きさによりピ
ンの数には自ずから制約があるため、設計上、いかにピ
ン数を少なくして所望のＬＳＩ回路を実現するかが重要
な課題の一つとなっている。従来、ＬＳＩの動作を通常
モードとテストモードとの間で切り換えるための方法と
して、モード切り換え信号を外部から供給するための特
別なモード切り換え用端子（ピン）を設けている。この
ような従来例を図３に示す。
【０００３】図３において、１１、１２および１３はＬ
ＳＩに設けられた入力端子（ピン）を示す。ピン１１か
らはシステムクロック信号ＣＫが入力する。ピン１２か
らは、モード切り換え信号ＳＷが入力する。ピン１３は
信号Ｓを入力する。同期式順序回路１５は、通常モード
ではシステムクロック信号ＣＫによって動作し、テスト
モードでは信号Ｓによって動作する。他の回路１６は、
同期式順序回路１５と異なる系統の回路で、信号Ｓを入
力して動作する。モード切換回路１４の入力端子Ａ、Ｍ
およびＢは、それぞれ、ピン１１、１２および１３に接
続され、出力端子Ｘは同期式順序回路１５に接続されて
いる。
ＳＩに設けられた入力端子（ピン）を示す。ピン１１か
らはシステムクロック信号ＣＫが入力する。ピン１２か
らは、モード切り換え信号ＳＷが入力する。ピン１３は
信号Ｓを入力する。同期式順序回路１５は、通常モード
ではシステムクロック信号ＣＫによって動作し、テスト
モードでは信号Ｓによって動作する。他の回路１６は、
同期式順序回路１５と異なる系統の回路で、信号Ｓを入
力して動作する。モード切換回路１４の入力端子Ａ、Ｍ
およびＢは、それぞれ、ピン１１、１２および１３に接
続され、出力端子Ｘは同期式順序回路１５に接続されて
いる。
【０００４】モード切換回路１４は、Ｍ端子に入力する
モード切り換え信号ＳＷが通常モードを示す信号、例え
ば、論理１（“Ｈ”）のときはＡ端子に入力するクロッ
ク信号ＣＫを出力端子Ｘからは同期式順序回路１５へ出
力し、モード切り換え信号ＳＷがテストモードを示す信
号、例えば、論理０（“Ｌ”）のときは、Ｂ端子に入力
する信号Ｓを出力端子Ｘから同期式順序回路１５へ出力
する。上記のように、同期式順序回路１５の動作モード
は、ピン１２から入力するモード切り換え信号ＳＷのレ
ベルによって、通常モードあるいはテストモードに切り
換えられるわけであるが、モードの切り換え動作は頻繁
に行われるものでなく、従って、ピン１２の使用効率は
他のピンに比して低い。
モード切り換え信号ＳＷが通常モードを示す信号、例え
ば、論理１（“Ｈ”）のときはＡ端子に入力するクロッ
ク信号ＣＫを出力端子Ｘからは同期式順序回路１５へ出
力し、モード切り換え信号ＳＷがテストモードを示す信
号、例えば、論理０（“Ｌ”）のときは、Ｂ端子に入力
する信号Ｓを出力端子Ｘから同期式順序回路１５へ出力
する。上記のように、同期式順序回路１５の動作モード
は、ピン１２から入力するモード切り換え信号ＳＷのレ
ベルによって、通常モードあるいはテストモードに切り
換えられるわけであるが、モードの切り換え動作は頻繁
に行われるものでなく、従って、ピン１２の使用効率は
他のピンに比して低い。
【０００５】
【発明が解決しようとする課題】ＬＳＩ回路が複雑化し
多ピン化するに伴い、重要度の高い入出力信号に対して
は独立なピンを割り当て、比較的重要度の低い、例えば
、図３のピン１２のような使用効率の低いピンは回路構
成の工夫によってなるべく設置しなくともよいようにす
ることが要求される。本発明は、上記要求に応じ、ＬＳ
Ｉの動作モード切り換え用端子を設けることなく回路の
動作モードの切り換えを可能とする動作モード指定方式
を提供することを目的とする。
多ピン化するに伴い、重要度の高い入出力信号に対して
は独立なピンを割り当て、比較的重要度の低い、例えば
、図３のピン１２のような使用効率の低いピンは回路構
成の工夫によってなるべく設置しなくともよいようにす
ることが要求される。本発明は、上記要求に応じ、ＬＳ
Ｉの動作モード切り換え用端子を設けることなく回路の
動作モードの切り換えを可能とする動作モード指定方式
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明による動作モード
指定方式は、ＬＳＩにおいて、通常第１の信号が入力す
る端子に、第２の信号を入力することにより、内部回路
の動作を第１のモードから第２のモードに移行させるよ
うに構成される。第１の信号はシステムクロック、第２
の信号は論理１あるいは論理０に保持された信号である
。本発明による動作モード指定方式は具体的には、ＬＳ
Ｉにおいて、システムクロック信号により通常モードで
動作し、他の信号によってテストモードで動作する内部
回路と、システムクロック入力用端子にシステムクロッ
ク信号が入力したとき、システムクロック信号を内部回
路へ供給して通常モードで動作させ、システムクロック
入力用端子に論理１または論理０に保持されたモード切
り換え信号が入力したとき、内部回路へ他の信号を供給
してテストモードで動作させる手段とを備えて構成され
る。
指定方式は、ＬＳＩにおいて、通常第１の信号が入力す
る端子に、第２の信号を入力することにより、内部回路
の動作を第１のモードから第２のモードに移行させるよ
うに構成される。第１の信号はシステムクロック、第２
の信号は論理１あるいは論理０に保持された信号である
。本発明による動作モード指定方式は具体的には、ＬＳ
Ｉにおいて、システムクロック信号により通常モードで
動作し、他の信号によってテストモードで動作する内部
回路と、システムクロック入力用端子にシステムクロッ
ク信号が入力したとき、システムクロック信号を内部回
路へ供給して通常モードで動作させ、システムクロック
入力用端子に論理１または論理０に保持されたモード切
り換え信号が入力したとき、内部回路へ他の信号を供給
してテストモードで動作させる手段とを備えて構成され
る。
【０００７】
【作用】上記構成により、ＬＳＩの内部回路は、通常第
１の信号、例えば、システムクロック信号によって第１
の動作モードで動作している。このとき、システムクロ
ック入力用端子にシステムクロック信号の代りに第２の
信号、すなわちモード切り換え信号を入力することによ
り内部回路を第２の動作モード、例えばテストモードに
移行させる。テストモードでは、内部回路は他の信号を
入力して動作する。上記のように、ＬＳＩの内部回路が
、システムクロック信号で通常動作を行い、テストモー
ドでは他の信号で動作する場合、システムクロック入力
端子のレベルを論理１あるいは論理０に固定してしまう
ことにより、これをテストモードに入ったことを知らせ
るモード切り換え信号として使用する。従って、システ
ムクロック入力端子を通常モードとテストモードの両方
に兼用することができ、モード切り換え用として特別に
端子を設ける必要がなくなる。
１の信号、例えば、システムクロック信号によって第１
の動作モードで動作している。このとき、システムクロ
ック入力用端子にシステムクロック信号の代りに第２の
信号、すなわちモード切り換え信号を入力することによ
り内部回路を第２の動作モード、例えばテストモードに
移行させる。テストモードでは、内部回路は他の信号を
入力して動作する。上記のように、ＬＳＩの内部回路が
、システムクロック信号で通常動作を行い、テストモー
ドでは他の信号で動作する場合、システムクロック入力
端子のレベルを論理１あるいは論理０に固定してしまう
ことにより、これをテストモードに入ったことを知らせ
るモード切り換え信号として使用する。従って、システ
ムクロック入力端子を通常モードとテストモードの両方
に兼用することができ、モード切り換え用として特別に
端子を設ける必要がなくなる。
【０００８】
【実施例】以下、本発明の実施例について、図面を参照
して詳細に説明する。図１は、本発明による動作モード
指定方式の実施例の構成を示す。図１において、１およ
び２はＬＳＩの入力端子（ピン）を示す。ピン１および
２からは、信号Ｓ１およびＳ２がそれぞれ入力される。 信号Ｓ１は通常モードにおいてはシステムクロック信号
ＣＫであり、テストモードのときは論理１（“Ｈ”）の
信号である。信号Ｓ２は信号Ｓ１と関係のない信号であ
る。遅延回路３は、ピン１の入力信号Ｓ１を、システム
クロック信号ＣＫのほぼ半周期分だけ遅延させる。遅延
回路４の出力端子はＡＮＤ回路４の一方の入力端子に接
続される。ＡＮＤ回路４の他方の入力端子はピン１に接
続される。
して詳細に説明する。図１は、本発明による動作モード
指定方式の実施例の構成を示す。図１において、１およ
び２はＬＳＩの入力端子（ピン）を示す。ピン１および
２からは、信号Ｓ１およびＳ２がそれぞれ入力される。 信号Ｓ１は通常モードにおいてはシステムクロック信号
ＣＫであり、テストモードのときは論理１（“Ｈ”）の
信号である。信号Ｓ２は信号Ｓ１と関係のない信号であ
る。遅延回路３は、ピン１の入力信号Ｓ１を、システム
クロック信号ＣＫのほぼ半周期分だけ遅延させる。遅延
回路４の出力端子はＡＮＤ回路４の一方の入力端子に接
続される。ＡＮＤ回路４の他方の入力端子はピン１に接
続される。
【０００９】ＡＮＤ回路４の出力端子は、遅延回路５の
入力端子およびＡＮＤ回路６の一方の入力端子に接続さ
れる。遅延回路５の出力端子は、ＡＮＤ回路６他方の入
力端子に接続される。セレクタ７は、入力端子Ａ、Ｂお
よびＳＥＬおよび出力端子Ｘを有し、ＳＥＬ端子の入力
信号が“Ｌ”のとき、Ａ端子の入力信号をＸ端子から出
力し、ＳＥＬ端子の入力信号が“Ｈ”のときＢ端子の入
力信号をＸ端子から出力する機能を有する。
入力端子およびＡＮＤ回路６の一方の入力端子に接続さ
れる。遅延回路５の出力端子は、ＡＮＤ回路６他方の入
力端子に接続される。セレクタ７は、入力端子Ａ、Ｂお
よびＳＥＬおよび出力端子Ｘを有し、ＳＥＬ端子の入力
信号が“Ｌ”のとき、Ａ端子の入力信号をＸ端子から出
力し、ＳＥＬ端子の入力信号が“Ｈ”のときＢ端子の入
力信号をＸ端子から出力する機能を有する。
【００１０】セレクタ７の入力端子Ａ、ＢおよびＳＥＬ
は、それぞれ、ピン１、ピン２、およびＡＮＤ回路６の
出力端子に接続され、出力端子Ｘは同期式順序回路８の
クロック端子Ｃに接続される。同期式順序回路８は、端
子Ｃにシステムクロック信号ＣＫが供給されているとき
は、通常モードとなり通常の動作を行なう。同期式順序
回路８のテストを行うときは、端子Ｃはピン２からの信
号Ｓ２を供給する。このとき、同期式順序回路８はテス
トモードとなる。他の回路９は、ピン２に接続され、信
号Ｓ２により通常動作を行う。
は、それぞれ、ピン１、ピン２、およびＡＮＤ回路６の
出力端子に接続され、出力端子Ｘは同期式順序回路８の
クロック端子Ｃに接続される。同期式順序回路８は、端
子Ｃにシステムクロック信号ＣＫが供給されているとき
は、通常モードとなり通常の動作を行なう。同期式順序
回路８のテストを行うときは、端子Ｃはピン２からの信
号Ｓ２を供給する。このとき、同期式順序回路８はテス
トモードとなる。他の回路９は、ピン２に接続され、信
号Ｓ２により通常動作を行う。
【００１１】以下、図１の回路の動作について説明する
。図２は、図１の回路の各部の信号の関係を示すタイム
チャートである。図２において、（１）、（２）、（３
）、（４）、（５）、（６）、（７）、および（８）は
、それぞれ、ピン１の入力信号Ｓ１、ピン２の入力信号
Ｓ２、遅延回路３の出力信号Ｓ３、ＡＮＤ回路４の出力
信号Ｓ４、遅延回路５の出力信号Ｓ５、ＡＮＤ回路６の
出力信号Ｓ６、セレクタ７の出力信号Ｓ７、および時刻
ｔを示す。
。図２は、図１の回路の各部の信号の関係を示すタイム
チャートである。図２において、（１）、（２）、（３
）、（４）、（５）、（６）、（７）、および（８）は
、それぞれ、ピン１の入力信号Ｓ１、ピン２の入力信号
Ｓ２、遅延回路３の出力信号Ｓ３、ＡＮＤ回路４の出力
信号Ｓ４、遅延回路５の出力信号Ｓ５、ＡＮＤ回路６の
出力信号Ｓ６、セレクタ７の出力信号Ｓ７、および時刻
ｔを示す。
【００１２】まず、通常モードにおいて、ピン１の入力
信号Ｓ１は周期Ｔのシステムクロック信号ＣＫである。 遅延回路３は、入力信号Ｓ１に対して、システムクロッ
ク信号ＣＫのほぼ半周期分（（Ｔ／２）＋△Ｔ１）の遅
延を与えるものとする。そのような遅延を与えられた信
号Ｓ３と元の信号Ｓ１との論理積は図２の（４）のよう
になる。もし、遅延回路３が、正確にＴ／２の遅延を与
えるものとすれば、信号Ｓ４は“Ｌ”の信号となる。遅
延回路５が入力信号に与える遅延時間が△Ｔ２であると
すれば、遅延された出力信号Ｓ５は図２の（５）のよう
になる。従って、ＡＮＤ回路６の出力信号Ｓ６は、Ｓ４
とＳ５の論理積となり、システムクロック信号ＣＫが入
力している間、すなわち、通常モードの間は常に“Ｌ”
になる。この間、セレクタ７のＳＥＬ端子には“Ｌ”信
号が供給されるから、セレクタ７は端子Ａを選択し、従
って信号Ｓ１、すなわち、システムクロック信号ＣＫが
同期式順序回路８に供給される。
信号Ｓ１は周期Ｔのシステムクロック信号ＣＫである。 遅延回路３は、入力信号Ｓ１に対して、システムクロッ
ク信号ＣＫのほぼ半周期分（（Ｔ／２）＋△Ｔ１）の遅
延を与えるものとする。そのような遅延を与えられた信
号Ｓ３と元の信号Ｓ１との論理積は図２の（４）のよう
になる。もし、遅延回路３が、正確にＴ／２の遅延を与
えるものとすれば、信号Ｓ４は“Ｌ”の信号となる。遅
延回路５が入力信号に与える遅延時間が△Ｔ２であると
すれば、遅延された出力信号Ｓ５は図２の（５）のよう
になる。従って、ＡＮＤ回路６の出力信号Ｓ６は、Ｓ４
とＳ５の論理積となり、システムクロック信号ＣＫが入
力している間、すなわち、通常モードの間は常に“Ｌ”
になる。この間、セレクタ７のＳＥＬ端子には“Ｌ”信
号が供給されるから、セレクタ７は端子Ａを選択し、従
って信号Ｓ１、すなわち、システムクロック信号ＣＫが
同期式順序回路８に供給される。
【００１３】つぎに、時刻ｔ２において、テストモード
とするために、ピン１の入力信号Ｓ１を論理１に保持さ
れた“Ｈ”信号にする。遅延回路３の出力信号Ｓ３は（
Ｔ／２）＋△Ｔ１だけ遅れた時刻ｔ３で“Ｈ”信号とな
り、同時に信号Ｓ４も“Ｈ”信号となる。更に△Ｔ２遅
れて時刻ｔ４で信号Ｓ５は“Ｈ”信号となり、同時にモ
ード選択信号Ｓ６が“Ｌ”信号から“Ｈ”信号に変る。 そこで、セレクタ７は入力端子をＡからＢに切り換え、
これによって、同期式順序回路８へは、ピン２からの信
号Ｓ２が送られる。
とするために、ピン１の入力信号Ｓ１を論理１に保持さ
れた“Ｈ”信号にする。遅延回路３の出力信号Ｓ３は（
Ｔ／２）＋△Ｔ１だけ遅れた時刻ｔ３で“Ｈ”信号とな
り、同時に信号Ｓ４も“Ｈ”信号となる。更に△Ｔ２遅
れて時刻ｔ４で信号Ｓ５は“Ｈ”信号となり、同時にモ
ード選択信号Ｓ６が“Ｌ”信号から“Ｈ”信号に変る。 そこで、セレクタ７は入力端子をＡからＢに切り換え、
これによって、同期式順序回路８へは、ピン２からの信
号Ｓ２が送られる。
【００１４】上記のように同期式順序回路８は、入力信
号Ｓ１がシステムクロックＣＫであるときはこのシステ
ムクロックを入力して通常動作を行い、入力信号Ｓ１が
論理１に保持されたときはテストモードとなり、無関係
な回路９の入力信号Ｓ２によってテストされる。なお、
セレクタ７の入力端子ＡおよびＢを逆にすることにより
、入力信号Ｓ１が論理０に保持された場合をテストモー
ドとすることができる。
号Ｓ１がシステムクロックＣＫであるときはこのシステ
ムクロックを入力して通常動作を行い、入力信号Ｓ１が
論理１に保持されたときはテストモードとなり、無関係
な回路９の入力信号Ｓ２によってテストされる。なお、
セレクタ７の入力端子ＡおよびＢを逆にすることにより
、入力信号Ｓ１が論理０に保持された場合をテストモー
ドとすることができる。
【００１５】
【発明の効果】本発明によれば、ＬＳＩ回路の動作モー
ド指定のために特別な端子（ピン）を設ける必要がなく
、ＬＳＩの多ピン化に対応することができる。
ド指定のために特別な端子（ピン）を設ける必要がなく
、ＬＳＩの多ピン化に対応することができる。
【図１】本発明の実施例の構成を示す図である。
【図２】図１の回路の信号のタイムチャートである。
【図３】従来の技術を説明するための図である。
１、２ ピン
３、５ 遅延回路
４、６ ＡＮＤ回路
７ セレクタ
８ 同期式順序回路
９ 他の回路
１１、１２、１３ ピン
１４ モード切換回路
１５ 同期式順序回路
１６ 他の回路
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７ＣＫ、Ｓ、
ＳＷ 信号
ＳＷ 信号
Claims (5)
- 【請求項１】 ＬＳＩにおいて、通常第１の信号が入
力する端子に第２の信号を入力することにより、内部回
路の動作を第１のモードから第２のモードに移行させる
ことを特徴とする動作モード指定方式。 - 【請求項２】 第１の信号はシステムクロックであり
、第２の信号は、論理１に保持された信号であることを
特徴とする請求項１の動作モード指定方式。 - 【請求項３】 第１の信号はシステムクロックであり
、第２の信号は、論理０に保持された信号であることを
特徴とする請求項１の動作モード指定方式。 - 【請求項４】 ＬＳＩにおいて、システムクロック信
号により通常モードで動作し、他の信号によってテスト
モードで動作する内部回部と、システムクロック入力用
端子にシステムクロック信号が入力したとき、システム
クロック信号を前記内部回路へ供給して通常モードで動
作させ、前記システムクロック入力用端子にモード切り
換え信号が入力したとき、前記内部回路へ前記他の信号
を供給してテストモードで動作させる手段とを備えるこ
とを特徴とする動作モード指定方式。 - 【請求項５】 前記モード切り換え信号は論理１に保
持された信号であることを特徴とする請求項４のモード
指定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068696A JPH04280384A (ja) | 1991-03-08 | 1991-03-08 | 動作モード指定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068696A JPH04280384A (ja) | 1991-03-08 | 1991-03-08 | 動作モード指定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04280384A true JPH04280384A (ja) | 1992-10-06 |
Family
ID=13381188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3068696A Withdrawn JPH04280384A (ja) | 1991-03-08 | 1991-03-08 | 動作モード指定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04280384A (ja) |
-
1991
- 1991-03-08 JP JP3068696A patent/JPH04280384A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2632731B2 (ja) | 集積回路装置 | |
| JPS63263480A (ja) | 半導体集積論理回路 | |
| JPH07147573A (ja) | 動的クロック切り換え回路 | |
| US5337321A (en) | Scan path circuit with clock signal feedback, for skew avoidance | |
| GB2210171A (en) | Test overlay circuit | |
| JPH11145786A (ja) | フリップフロップのリセット回路 | |
| JPH04280384A (ja) | 動作モード指定方式 | |
| US20060156114A1 (en) | Semiconductor device for accurate measurement of time parameters in operation | |
| JP2001108727A (ja) | クロック制御回路および方法 | |
| JP2508427B2 (ja) | Ｉｃ回路 | |
| JP3045002B2 (ja) | 集積回路のモード設定回路 | |
| JPH09311160A (ja) | 集積回路 | |
| JP2005062081A (ja) | 半導体回路装置及びそのテスト方法 | |
| JP2538074B2 (ja) | 論理集積回路 | |
| JP2001257566A (ja) | イネーブル付きラッチ回路 | |
| JPH10307167A (ja) | 論理集積回路のテスト装置 | |
| JPH05257564A (ja) | 半導体集積回路 | |
| JPH11344534A (ja) | フルスキャンテストが可能な半導体集積回路及びテストデータ生成方法 | |
| JPH0690657B2 (ja) | クロツク切替回路 | |
| JPH0754348B2 (ja) | テスト回路 | |
| JPH0666896A (ja) | 論理集積回路 | |
| JPH10125085A (ja) | 半導体集積回路 | |
| JPH1090362A (ja) | 半導体集積装置 | |
| JPH05252039A (ja) | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 | |
| JP2003255024A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |