JPH0563992B2 - - Google Patents
Info
- Publication number
- JPH0563992B2 JPH0563992B2 JP62267077A JP26707787A JPH0563992B2 JP H0563992 B2 JPH0563992 B2 JP H0563992B2 JP 62267077 A JP62267077 A JP 62267077A JP 26707787 A JP26707787 A JP 26707787A JP H0563992 B2 JPH0563992 B2 JP H0563992B2
- Authority
- JP
- Japan
- Prior art keywords
- mixing
- circuit
- phase
- pulse
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は映像信号混合装置に関する。
従来、映像混合増幅装置においては、第３図ａ
に示すように複数の混合回路１０３〜１０５を組
合せて信号処理を行つており、混合回路１０３の
出力を混合回路１０４の入力として使用する場合
には、混合回路１０４の入力段において位相を合
わせるため遅延回路１０７〜１１２と切替器１０
２を使用していた。１０１は入力端子、１０６は
映像信号出力端子、１１３，１１４は切替回路で
ある。さらに第３図ｂに示すように混合回路１０
３〜１０５の配置を変更して映像信号の処理を変
える必要がある。これによつて操作するものは混
合回路１０３，１０４ののカスケード効果を自由
に取れるため便利なものである。
に示すように複数の混合回路１０３〜１０５を組
合せて信号処理を行つており、混合回路１０３の
出力を混合回路１０４の入力として使用する場合
には、混合回路１０４の入力段において位相を合
わせるため遅延回路１０７〜１１２と切替器１０
２を使用していた。１０１は入力端子、１０６は
映像信号出力端子、１１３，１１４は切替回路で
ある。さらに第３図ｂに示すように混合回路１０
３〜１０５の配置を変更して映像信号の処理を変
える必要がある。これによつて操作するものは混
合回路１０３，１０４ののカスケード効果を自由
に取れるため便利なものである。
しかし、第３図ａ，ｂに示すように多くの切替
器１１３，１１４、遅延回路１０７〜１１２を必
要とし経済的ではない。また第３図ｃに示す系統
とすることも考えられる。この例では、遅延回路
１０７〜１１２が外部制御によつて遅延時間を変
えられるものである。すなわち、切替器１０２の
クロスポイントの情報と、混合回路１０３〜１０
５のそれぞれある固定的な入出力遅延時間の情報
とを組合せ信号の通過経路それぞれの場合につい
て遅延回路１０７〜１１２に制御信号を与える方
式である。この位相制御のための制御信号処理
は、それぞれの組合せが非常に多いため、複雑と
なる。第３図ｃの場合、２入力の混合回路を使用
しているが、例えばさらに多機能な４入力の混合
回路の場合はより複雑となる。またデジタル信号
処理においては混合回路の遅延時間も多く、位相
を制御する制御信号のビツト数も多いものとなり
それぞれ遅延回路での制御信号を受け遅延量を可
変するための回路も複雑となる。
器１１３，１１４、遅延回路１０７〜１１２を必
要とし経済的ではない。また第３図ｃに示す系統
とすることも考えられる。この例では、遅延回路
１０７〜１１２が外部制御によつて遅延時間を変
えられるものである。すなわち、切替器１０２の
クロスポイントの情報と、混合回路１０３〜１０
５のそれぞれある固定的な入出力遅延時間の情報
とを組合せ信号の通過経路それぞれの場合につい
て遅延回路１０７〜１１２に制御信号を与える方
式である。この位相制御のための制御信号処理
は、それぞれの組合せが非常に多いため、複雑と
なる。第３図ｃの場合、２入力の混合回路を使用
しているが、例えばさらに多機能な４入力の混合
回路の場合はより複雑となる。またデジタル信号
処理においては混合回路の遅延時間も多く、位相
を制御する制御信号のビツト数も多いものとなり
それぞれ遅延回路での制御信号を受け遅延量を可
変するための回路も複雑となる。
本発明の目的は入力の切替回路に入力映像信号
の位相差に応じた位相制御パルスを映像信号と同
時に切替え、その後段の位相調整回路で前記の位
相制御パルスを受けて位相調整された信号を得
て、これによつて遅延回路の使用数が少なく位相
制御のための制御信号処理が容易な映像混合装置
を提供することにある。
の位相差に応じた位相制御パルスを映像信号と同
時に切替え、その後段の位相調整回路で前記の位
相制御パルスを受けて位相調整された信号を得
て、これによつて遅延回路の使用数が少なく位相
制御のための制御信号処理が容易な映像混合装置
を提供することにある。
前記目的を達成するため、本発明に係る映像混
合装置は、切替器と、同期パルス切替器と、位相
調整回路と、コントローラと、多相同期パルス発
生回路とを有し、複数の混合回路の組合せにより
映像信号の処理を行う映像混合装置であつて、 前記切替器、前記同期パルス切替器及び前記位
相調整回路からなる組は、各混合回路に対して２
系統設けられ、 前記コントローラは、各混合回路のカスケード
順序を示す制御信号を供給するものであり、 前記多相同期パルス発生回路は、前記コントロ
ーラからの制御信号を入力とし、位相の異なるパ
ルスを出力するものであり、 前記同期パルス切替器は、前記多相同期パルス
発生回路の出力するパルスから、混合処理が行わ
れる前記混合回路の配列組合せに応じた進み又は
遅れ位相のパルスを選択し、これを位相制御パル
スとして出力するものであり、 前記切替器は、複数の入力映像信号を系統別に
切替えるものであり、 前記位相調整回路は、前記切替器により系統別
に切替えられた映像信号と、前記同期パルス切替
器からの位相制御パルスとを入力とし、設定され
た出力位相の映像信号を前記混合回路に出力する
ものである。
合装置は、切替器と、同期パルス切替器と、位相
調整回路と、コントローラと、多相同期パルス発
生回路とを有し、複数の混合回路の組合せにより
映像信号の処理を行う映像混合装置であつて、 前記切替器、前記同期パルス切替器及び前記位
相調整回路からなる組は、各混合回路に対して２
系統設けられ、 前記コントローラは、各混合回路のカスケード
順序を示す制御信号を供給するものであり、 前記多相同期パルス発生回路は、前記コントロ
ーラからの制御信号を入力とし、位相の異なるパ
ルスを出力するものであり、 前記同期パルス切替器は、前記多相同期パルス
発生回路の出力するパルスから、混合処理が行わ
れる前記混合回路の配列組合せに応じた進み又は
遅れ位相のパルスを選択し、これを位相制御パル
スとして出力するものであり、 前記切替器は、複数の入力映像信号を系統別に
切替えるものであり、 前記位相調整回路は、前記切替器により系統別
に切替えられた映像信号と、前記同期パルス切替
器からの位相制御パルスとを入力とし、設定され
た出力位相の映像信号を前記混合回路に出力する
ものである。
以下、本発明の一実施例を図により説明する。
第１図において、本発明の映像混合装置は、切
替器１５，１７と、同期パルス切替器１６，１８
と、位相調整回路１〜６と、コントローラ８と、
多相同期パルス発生回路７とを有し、複数の混合
回路１１，１２，１３の組合せにより映像信号の
処理を行うものである。
替器１５，１７と、同期パルス切替器１６，１８
と、位相調整回路１〜６と、コントローラ８と、
多相同期パルス発生回路７とを有し、複数の混合
回路１１，１２，１３の組合せにより映像信号の
処理を行うものである。
切替器１５，１７、同期パルス切替器１６，１
８及び位相調整回路１〜６からなる組は、各混合
回路１１，１２，１３に対して２系統設けられて
いる。
８及び位相調整回路１〜６からなる組は、各混合
回路１１，１２，１３に対して２系統設けられて
いる。
コントローラ８は、コントロールパネル１９で
の操作により、各混合回路１１，１２，１３のカ
スケード順序を示す制御信号を供給するものであ
る。多相同期パルス発生回路７は、コントローラ
８からの制御信号を入力とし、位相の異なるパル
スを出力するものである。
の操作により、各混合回路１１，１２，１３のカ
スケード順序を示す制御信号を供給するものであ
る。多相同期パルス発生回路７は、コントローラ
８からの制御信号を入力とし、位相の異なるパル
スを出力するものである。
また、同期パルス切替器１６，１８は、多相同
期パルス発生回路７の出力するパルスから、混合
処理が行われる混合回路１１，１２，１３の配列
組合せに応じた進み又は遅れ位相のパルスを選択
し、これを位相制御パルスとして出力するもので
ある。切替器１５，１７は、複数の入力映像信号
を系統別に切替えるものである。
期パルス発生回路７の出力するパルスから、混合
処理が行われる混合回路１１，１２，１３の配列
組合せに応じた進み又は遅れ位相のパルスを選択
し、これを位相制御パルスとして出力するもので
ある。切替器１５，１７は、複数の入力映像信号
を系統別に切替えるものである。
また、位相調整回路１〜６は、切替器１５又は
１６により系統別に切替えらえた映像信号と、同
期パルス切替器１６又は１８からの位相制御パル
スとを入力とし、設定された出力位相の映像信号
を混合回路１１，１２，１３に出力するものであ
る。９は同期パルス入力端子、１０は映像信号の
入力端子である。
１６により系統別に切替えらえた映像信号と、同
期パルス切替器１６又は１８からの位相制御パル
スとを入力とし、設定された出力位相の映像信号
を混合回路１１，１２，１３に出力するものであ
る。９は同期パルス入力端子、１０は映像信号の
入力端子である。
第１図において、位相の一致した入力映像信号
は入力端子１４に供給され切替器１５，１７で切
替られ位相調整回路１，２を経由して混合回路
（MK1）１１にて、ミキシングやキー合成、ワイ
プによる合成などの映像信号処理が行われる。混
合回路（MK2、MK3）１２，１３でも同様の処
理が行われる。これらの混合回路の出力を次の混
合回路でさらに信号合成する場合として例えば、
混合回路１１〜１３の配列がMK1、MK2、MK3
の場合とMK2、MK1、MK3の順序に信号処理を
行うためには遅延量を変える必要がある。本実施
例では、混合回路（MK2）１２の出力を混合回
路（MK1）１１の入力とする場合と、切替器１
５又は１７で混合回路（MK2）１２からの信号
に対するクロスポイントが取られるとともに同期
パルス切替器１６又は１８も混合回路（MK２）
１２の出力での遅延時間に相当する位相遅延した
パルスが選択され出力される。これによつて位相
調整回路１又は２は位相制御を行う。混合回路
（MK１）１１のＡ列側で１Ｎ１〜１Nnを取つて
いる場合、同期パルス切替器１６は同一のクロス
ポイントを取り多相同期パルス発生回路７からの
位相の進んだパルスを選択して出力する。
は入力端子１４に供給され切替器１５，１７で切
替られ位相調整回路１，２を経由して混合回路
（MK1）１１にて、ミキシングやキー合成、ワイ
プによる合成などの映像信号処理が行われる。混
合回路（MK2、MK3）１２，１３でも同様の処
理が行われる。これらの混合回路の出力を次の混
合回路でさらに信号合成する場合として例えば、
混合回路１１〜１３の配列がMK1、MK2、MK3
の場合とMK2、MK1、MK3の順序に信号処理を
行うためには遅延量を変える必要がある。本実施
例では、混合回路（MK2）１２の出力を混合回
路（MK1）１１の入力とする場合と、切替器１
５又は１７で混合回路（MK2）１２からの信号
に対するクロスポイントが取られるとともに同期
パルス切替器１６又は１８も混合回路（MK２）
１２の出力での遅延時間に相当する位相遅延した
パルスが選択され出力される。これによつて位相
調整回路１又は２は位相制御を行う。混合回路
（MK１）１１のＡ列側で１Ｎ１〜１Nnを取つて
いる場合、同期パルス切替器１６は同一のクロス
ポイントを取り多相同期パルス発生回路７からの
位相の進んだパルスを選択して出力する。
次に、混合回路（MK1）１１のＡ列側で混合
回路（MK2）１２の出力を取つた場合、同期パ
ルス切替器１６は多相同期パルス発生回路７から
の位相の遅れたパルスを選択し出力する。位相調
整回路１は同期パルス切替器からの信号を受け位
相調整を行い混合回路（MK1）１１に映像信号
を送出する。
回路（MK2）１２の出力を取つた場合、同期パ
ルス切替器１６は多相同期パルス発生回路７から
の位相の遅れたパルスを選択し出力する。位相調
整回路１は同期パルス切替器からの信号を受け位
相調整を行い混合回路（MK1）１１に映像信号
を送出する。
各混合回路のカスケードによる信号処理順序が
MK1、MK2の場合と、MK2、MK1の場合では
それぞれの混合回路の入力段で必要な映像信号の
位相は異なる。このため、位相調整回路１にはコ
ントローラ８からの混合回路のカスケード順序を
示す制御信号が供給される。
MK1、MK2の場合と、MK2、MK1の場合では
それぞれの混合回路の入力段で必要な映像信号の
位相は異なる。このため、位相調整回路１にはコ
ントローラ８からの混合回路のカスケード順序を
示す制御信号が供給される。
次に第２図ａを参照して位相調整回路の実施例
について説明する。入力端子２１に供給された映
像信号はメモリー２４で遅延された信号を得て出
力端子２２から出力される。映像信号の入・出力
間の遅延時間は、メモリーのライト側のアドレス
を制御するライトアドレスコントローラ２８とメ
モリーのリード側アドレスを制御するリードアド
レスコントローラ２９とによつて制御される。こ
の実施例では入力信号の位相が変わつた場合、外
部同期パルス入力端子２３に供給されるパルスに
よつて制御されメモリー２４へのライトアドレス
が変更される。すなわち、入力信号の位相変化に
対してはライトアドレスを変化させ、出力側の位
相を変えるためにはリードアドレスを可変してい
る。出力側の位相は、制御信号入力端子２５に供
給される制御信号によつて出力位相を可変でき
る。第１図の実施例での位相調整回路１に使用す
る場合には混合回路（MK1）１１が前段か、混
合回路（MK2）１２の次の後段に指定されてい
るかの１ビツトの制御情報を受ける。同期パルス
入力端子に供給される同期パルスは多相同期パル
ス発生回路に供給されるものと同期した信号であ
る。第２図ｂは多相パルス発生回路の一実施例で
ある。入力端子３１からのクロツクパルスと入力
端子３２からの水平同期パルスとを受け、カウン
ター回路３４は水平周期の複数ビツト、例えば10
ビツトの出力を得る。このカウンターの出力はデ
コーダ回路３５〜３９でデコーダされそれぞれ位
相の異なつた水平周期のパルスを発生する。３３
は制御信号入力端子、４０は出力パルス位相切替
制御回路である。第１図の実施例では、切替器１
５，１７が入力１Ｎ１〜１Nnを取つているとき
に使用されるパルスが第２図ｂの出力端子３６か
ら出力される。出力端子３４又は３５は混合回路
（MK1）用又は混合回路（MK2）用である。混
合回路（MK1）用の出力はパルス切替回路４１
で位相が異なる信号を切替えて出力される。
について説明する。入力端子２１に供給された映
像信号はメモリー２４で遅延された信号を得て出
力端子２２から出力される。映像信号の入・出力
間の遅延時間は、メモリーのライト側のアドレス
を制御するライトアドレスコントローラ２８とメ
モリーのリード側アドレスを制御するリードアド
レスコントローラ２９とによつて制御される。こ
の実施例では入力信号の位相が変わつた場合、外
部同期パルス入力端子２３に供給されるパルスに
よつて制御されメモリー２４へのライトアドレス
が変更される。すなわち、入力信号の位相変化に
対してはライトアドレスを変化させ、出力側の位
相を変えるためにはリードアドレスを可変してい
る。出力側の位相は、制御信号入力端子２５に供
給される制御信号によつて出力位相を可変でき
る。第１図の実施例での位相調整回路１に使用す
る場合には混合回路（MK1）１１が前段か、混
合回路（MK2）１２の次の後段に指定されてい
るかの１ビツトの制御情報を受ける。同期パルス
入力端子に供給される同期パルスは多相同期パル
ス発生回路に供給されるものと同期した信号であ
る。第２図ｂは多相パルス発生回路の一実施例で
ある。入力端子３１からのクロツクパルスと入力
端子３２からの水平同期パルスとを受け、カウン
ター回路３４は水平周期の複数ビツト、例えば10
ビツトの出力を得る。このカウンターの出力はデ
コーダ回路３５〜３９でデコーダされそれぞれ位
相の異なつた水平周期のパルスを発生する。３３
は制御信号入力端子、４０は出力パルス位相切替
制御回路である。第１図の実施例では、切替器１
５，１７が入力１Ｎ１〜１Nnを取つているとき
に使用されるパルスが第２図ｂの出力端子３６か
ら出力される。出力端子３４又は３５は混合回路
（MK1）用又は混合回路（MK2）用である。混
合回路（MK1）用の出力はパルス切替回路４１
で位相が異なる信号を切替えて出力される。
ここで、混合回路（MK1、MK2）の遅延時間
が等しい場合、デコーダ３５と３７及び３７と３
８の出力は同一位相で良く、デコーダ３７，３８
を省略し、デコーダ３５及び３６の出力をパルス
切替回路４２に供給する方式とすることができ
る。また本例では、メモリーによる最大遅延時間
として１水平周期のものとしたが、位相補正範囲
を広げるためにはメモリー容量などを増やせば良
い。
が等しい場合、デコーダ３５と３７及び３７と３
８の出力は同一位相で良く、デコーダ３７，３８
を省略し、デコーダ３５及び３６の出力をパルス
切替回路４２に供給する方式とすることができ
る。また本例では、メモリーによる最大遅延時間
として１水平周期のものとしたが、位相補正範囲
を広げるためにはメモリー容量などを増やせば良
い。
以上説明したように本発明による位相制御方式
は複雑な映像信号処理を行う場合の位相合わせを
容易にすることができる。また本発明によれば、
入力信号それぞれの位相に対応した同期パルスを
得て映像信号と同期パルスとを同時に切替えれ
ば、全ての入力の位相が異なつていても位相調整
回路での補正が可能となる。さらに、入力映像信
号に時分割多重などの手法により同期情報が含ま
れている場合、映像信号を切替えるだけとし同期
パルスの切替器は不要になり、位相調整回路の入
力段で映像信号から分離して位相制御すれば良い
ものである。
は複雑な映像信号処理を行う場合の位相合わせを
容易にすることができる。また本発明によれば、
入力信号それぞれの位相に対応した同期パルスを
得て映像信号と同期パルスとを同時に切替えれ
ば、全ての入力の位相が異なつていても位相調整
回路での補正が可能となる。さらに、入力映像信
号に時分割多重などの手法により同期情報が含ま
れている場合、映像信号を切替えるだけとし同期
パルスの切替器は不要になり、位相調整回路の入
力段で映像信号から分離して位相制御すれば良い
ものである。
第１図は本発明による映像混合装置の一実施例
を示すブロツク図、第２図ａは位相調整回路の実
施例のブロツク図、第２図ｂは多相同期パルス発
生回路の実施例のブロツク図、第３図ａ，ｂ，ｃ
は従来方式による映像混合装置のブロツク図であ
る。 １〜６……位相調整回路、７……多相同期パル
ス発生回路、８……コントローラ、９，２６，３
１……同期パルス入力端子、１０，２２……（映
像信号）出力端子、１１〜１３……混合回路、１
４，２１……（映像信号）入力端子、１５……
MK1−Ａ列切替器、１６……MK1−Ａ列同期パ
ルス切替器、１７……MK1−Ｂ列切替器、１８
……MK1−Ｂ列同期パルス切替器、１９……コ
ントロールパネル、２３……外部周期パルス入力
端子、２４……メモリー、２５，３３……制御信
号入力端子、２７，３２……クロツクパルス入力
端子、２８……ライトアドレスコントローラ、２
９……リードアドレスコントローラ、３４……カ
ウンター回路、３５〜３９……デコーダ回路、４
０……出力パルス位相切替制御回路、４１〜４２
……パルス切替回路。
を示すブロツク図、第２図ａは位相調整回路の実
施例のブロツク図、第２図ｂは多相同期パルス発
生回路の実施例のブロツク図、第３図ａ，ｂ，ｃ
は従来方式による映像混合装置のブロツク図であ
る。 １〜６……位相調整回路、７……多相同期パル
ス発生回路、８……コントローラ、９，２６，３
１……同期パルス入力端子、１０，２２……（映
像信号）出力端子、１１〜１３……混合回路、１
４，２１……（映像信号）入力端子、１５……
MK1−Ａ列切替器、１６……MK1−Ａ列同期パ
ルス切替器、１７……MK1−Ｂ列切替器、１８
……MK1−Ｂ列同期パルス切替器、１９……コ
ントロールパネル、２３……外部周期パルス入力
端子、２４……メモリー、２５，３３……制御信
号入力端子、２７，３２……クロツクパルス入力
端子、２８……ライトアドレスコントローラ、２
９……リードアドレスコントローラ、３４……カ
ウンター回路、３５〜３９……デコーダ回路、４
０……出力パルス位相切替制御回路、４１〜４２
……パルス切替回路。
Claims (1)
- 【特許請求の範囲】 １ 切替器と、同期パルス切替器と、位相調整回
路と、コントローラと、多相同期パルス発生回路
とを有し、複数の混合回路の組合せにより映像信
号の処理を行う映像混合装置であつて、 前記切替器、前記同期パルス切替器及び前記位
相調整回路からなる組は、各混合回路に対して２
系統設けられ、 前記コントローラは、各混合回路のカスケード
順序を示す制御信号を供給するものであり、 前記多相同期パルス発生回路は、前記コントロ
ーラからの制御信号を入力とし、位相の異なるパ
ルスを出力するものであり、 前記同期パルス切替器は、前記多相同期パルス
発生回路の出力するパルスから、混合処理が行わ
れる前記混合回路の配列組合せに応じた進み又は
遅れ位相のパルスを選択し、これを位相制御パル
スとして出力するものであり、 前記切替器は、複数の入力映像信号を系統別に
切替えるものであり、 前記位相調整回路は、前記切替器により系統別
に切替えられた映像信号と、前記同期パルス切替
器からの位相制御パルスとを入力とし、設定され
た出力位相の映像信号を前記混合回路に出力する
ものであることを特徴とする映像混合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26707787A JPH01109875A (ja) | 1987-10-22 | 1987-10-22 | 映像混合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26707787A JPH01109875A (ja) | 1987-10-22 | 1987-10-22 | 映像混合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01109875A JPH01109875A (ja) | 1989-04-26 |
| JPH0563992B2 true JPH0563992B2 (ja) | 1993-09-13 |
Family
ID=17439708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26707787A Granted JPH01109875A (ja) | 1987-10-22 | 1987-10-22 | 映像混合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01109875A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105582A (ja) * | 1985-10-31 | 1987-05-16 | Nec Corp | 映像信号合成装置 |
-
1987
- 1987-10-22 JP JP26707787A patent/JPH01109875A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01109875A (ja) | 1989-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1177967A (en) | Serial-to-parallel converter | |
| US5434624A (en) | Apparatus for producing a multi-scene video signal | |
| JPS63139415A (ja) | クロック信号マルチプレクサ | |
| JPH0563992B2 (ja) | ||
| JP3145016B2 (ja) | セレクタ回路及びセレクタ装置 | |
| US4649427A (en) | Video signal delay circuit | |
| JP3912052B2 (ja) | 制御多重回路及びこれを用いた映像信号切替装置 | |
| JP2807337B2 (ja) | Ｃｃｄイメージセンサの駆動回路 | |
| KR950000205Y1 (ko) | 디지탈신호 지연회로 | |
| JPS6125340A (ja) | 速度変換回路 | |
| JPS61161875A (ja) | ミラ−効果発生装置 | |
| JP2594549B2 (ja) | 映像制作スイツチヤ | |
| KR900006570B1 (ko) | 브이 씨 알의 편집장치 | |
| JP4707207B2 (ja) | オーバーレイ装置 | |
| JPH03297213A (ja) | ディジタル遅延回路 | |
| JPH03278775A (ja) | マトリックススイッチャ装置 | |
| JPH11110346A (ja) | データ転送回路 | |
| JPH04230136A (ja) | 位相ジッタを低減するための装置 | |
| JPS60152191A (ja) | 画像表示装置 | |
| JPS61255120A (ja) | 位相調整回路 | |
| JPH0615120U (ja) | 動作周波数設定回路 | |
| JPS635445A (ja) | メモリアクセス時間制御方式 | |
| JPH02210908A (ja) | 位相調整回路 | |
| JPH0761051B2 (ja) | データ信号速度変換回路 | |
| JPS63271513A (ja) | クロツク信号の切り替え回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |