JPH04140876A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH04140876A JPH04140876A JP26417290A JP26417290A JPH04140876A JP H04140876 A JPH04140876 A JP H04140876A JP 26417290 A JP26417290 A JP 26417290A JP 26417290 A JP26417290 A JP 26417290A JP H04140876 A JPH04140876 A JP H04140876A
- Authority
- JP
- Japan
- Prior art keywords
- transfer request
- data
- host computer
- processing system
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理システムに関し、特に複数のホスト
コンピュータと、これらホストコンピュータからのコマ
ンドを処理する１つの処理プロセッサとにより構成され
たデータ処理システムに関する。
コンピュータと、これらホストコンピュータからのコマ
ンドを処理する１つの処理プロセッサとにより構成され
たデータ処理システムに関する。
従来のかかるデータ処理システムでは、処理プロセッサ
が複数のホス）・コンピュータからの処理要求の有無を
調べる為に各ホストコンピュータごとに専用のデータ転
送要求線を持ち、処理１０代ツサはこれらデータ転送要
求線からの処理要求ｃ、：対し調停を行っていた。
が複数のホス）・コンピュータからの処理要求の有無を
調べる為に各ホストコンピュータごとに専用のデータ転
送要求線を持ち、処理１０代ツサはこれらデータ転送要
求線からの処理要求ｃ、：対し調停を行っていた。
上述した従来のデータ処理システムは、バラしルインタ
フェースに接続されるホストコンピュータ数が増加する
と調停の為のデータ転送要求線Ｃ数が増加するという欠
点を持っている。
フェースに接続されるホストコンピュータ数が増加する
と調停の為のデータ転送要求線Ｃ数が増加するという欠
点を持っている。
また、別の手段として処理プロセッサの入出力制御装置
からパラレルインタフェースを使用して、各々のホスト
コンピュータに対して処理要求の存在を問い合わせ、調
停を行う方法があるが、データ転送を開始するまでに転
送要求の間合わせ時間が加えられ、処理性能を低下させ
といった問題を持っている。
からパラレルインタフェースを使用して、各々のホスト
コンピュータに対して処理要求の存在を問い合わせ、調
停を行う方法があるが、データ転送を開始するまでに転
送要求の間合わせ時間が加えられ、処理性能を低下させ
といった問題を持っている。
本発明の目的は、ホストコンピュータごとに転送要求線
を必要とするようなことがなく、しがもホストコンピュ
ータがらのコマンド引き取りを高速に行なうことができ
るデータ処理システムを提供することにある。
を必要とするようなことがなく、しがもホストコンピュ
ータがらのコマンド引き取りを高速に行なうことができ
るデータ処理システムを提供することにある。
本発明のデータ処理システムは、複数のホストコンピュ
ータと、１つの処理プロセッサとがパラレルインタフェ
ースで１つの入出力制御装置により接続され、前記ホス
トコンピュータからのコマンドを前記入出力制御装置の
調停のもとに前記処理プロセッサ引き取り処理するデー
タ処理システムにおいて、前記パラレルインタフェース
で接続された前記ホストコンピュータのそれぞれに個有
の装置番号を与える第１の手段と、前記ホストコンピュ
ータから前記処理プロセッサへのデータ転送要求指示を
前記パラレルインタフェースのデータバスの前記装置番
号に対応する１ビットに割り当てる第２の手段と、前記
データバスがデータ転送状態でないとき前記データバス
に割り当てた前記データ転送要求指示を前記処理プロセ
ッサに転送する第３の手段とを備えている。
ータと、１つの処理プロセッサとがパラレルインタフェ
ースで１つの入出力制御装置により接続され、前記ホス
トコンピュータからのコマンドを前記入出力制御装置の
調停のもとに前記処理プロセッサ引き取り処理するデー
タ処理システムにおいて、前記パラレルインタフェース
で接続された前記ホストコンピュータのそれぞれに個有
の装置番号を与える第１の手段と、前記ホストコンピュ
ータから前記処理プロセッサへのデータ転送要求指示を
前記パラレルインタフェースのデータバスの前記装置番
号に対応する１ビットに割り当てる第２の手段と、前記
データバスがデータ転送状態でないとき前記データバス
に割り当てた前記データ転送要求指示を前記処理プロセ
ッサに転送する第３の手段とを備えている。
前記第３の手段は、前記ホストコンピュータが前記処理
プロセッサへ転送すべきデータまたは前記第２の手段が
前記データバスに割り当てた前記データ転送要求指示を
選択して送出する選択回路であってもよい。
プロセッサへ転送すべきデータまたは前記第２の手段が
前記データバスに割り当てた前記データ転送要求指示を
選択して送出する選択回路であってもよい。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
Ｎ台のホストコンピュータ２０．３０．・・・４０、は
パラレルインタフェース５０で処理プロセッサの入出力
制御装置１０と接続されており、各々がホストコンピュ
ータの転送データ１００を送ろうといている。
パラレルインタフェース５０で処理プロセッサの入出力
制御装置１０と接続されており、各々がホストコンピュ
ータの転送データ１００を送ろうといている。
ホストコンピュータ２ｏは、データ転送要求７０が発生
するとパラレルインタフェースの転送要求割当部９０に
より、装置番号設定部８ｏがホストコンピュータ２０に
対してユニークに設定した装置番号に基づき、転送要求
をパラレルインタフェース５０のある１ビットに割り当
てる。
するとパラレルインタフェースの転送要求割当部９０に
より、装置番号設定部８ｏがホストコンピュータ２０に
対してユニークに設定した装置番号に基づき、転送要求
をパラレルインタフェース５０のある１ビットに割り当
てる。
パラレルインタフェース５０が現在使用中（データ転送
中）であるかどうかは処理プロセッサの入出力制御装置
１０により管理されており、パラレルインタフェース５
０のアイドル状態を示すアイドル状態信号６０がホスト
コンピュータ２０゜３０・・・、４０等パラレルインタ
フェース５ｏに接続された全てのホストコンピュータに
送られている。
中）であるかどうかは処理プロセッサの入出力制御装置
１０により管理されており、パラレルインタフェース５
０のアイドル状態を示すアイドル状態信号６０がホスト
コンピュータ２０゜３０・・・、４０等パラレルインタ
フェース５ｏに接続された全てのホストコンピュータに
送られている。
ホストコンピュータ２０は、アイドル状態信号６０によ
り、パラレルインタフェース５ｏが使用中であるか否か
調べ、使用中でなくなると、転送要求割当部９０の出方
を選択回路１１．０にて選択し、パラレルインタフェー
ス５ｏに対して送出する。
り、パラレルインタフェース５ｏが使用中であるか否か
調べ、使用中でなくなると、転送要求割当部９０の出方
を選択回路１１．０にて選択し、パラレルインタフェー
ス５ｏに対して送出する。
処理プロセッサの入出力制御装置１０の調停部１２０で
は、アイドル状態時にパラレルインタフェース５０のビ
ットに割り当てられた転送要求を取り込み、調停を行う
。
は、アイドル状態時にパラレルインタフェース５０のビ
ットに割り当てられた転送要求を取り込み、調停を行う
。
以上説明したように本発明は、パラレルインタフェース
中のそれぞれのホストコンピュータに対応する１ビット
に転送要求を割り当てて送出することにより、それぞれ
のホストコンピュータがらのデータ転送要求に対して専
用の要求線を必要とせず、専用の調停信号を設けずにホ
ストコンピュータからのコマンド引き取りを高速化でき
るという効果がある。
中のそれぞれのホストコンピュータに対応する１ビット
に転送要求を割り当てて送出することにより、それぞれ
のホストコンピュータがらのデータ転送要求に対して専
用の要求線を必要とせず、専用の調停信号を設けずにホ
ストコンピュータからのコマンド引き取りを高速化でき
るという効果がある。
第１図は本発明の一実施例を示すブロック図である。
１０・・・処理プロセッサの入出力制御装置、２０．３
０．４０・・・ホストコンピュータ、５０・・・パラレ
ルインタフェース、６０・・アイドル状態信号、７０・
・・データ転送要求、８０・・・装置番号設定部、９０
・・・転送要求割り当て部、１００・・・転送データ、
１１０・・・選択回路、１２０・・・調停部。
０．４０・・・ホストコンピュータ、５０・・・パラレ
ルインタフェース、６０・・アイドル状態信号、７０・
・・データ転送要求、８０・・・装置番号設定部、９０
・・・転送要求割り当て部、１００・・・転送データ、
１１０・・・選択回路、１２０・・・調停部。
Claims (1)
- 【特許請求の範囲】 １、複数のホストコンピュータと、１つの処理プロセッ
サとがパラレルインタフェースで１つの入出力制御装置
により接続され、前記ホストコンピュータからのコマン
ドを前記入出力制御装置の調停のもとに前記処理プロセ
ッサが引き取り処理するデータ処理システムにおいて、
前記パラレルインタフェースで接続された前記ホストコ
ンピュータのそれぞれに個有の装置番号を与える第１の
手段と、前記ホストコンピュータから前記処理プロセッ
サへのデータ転送要求指示を前記パラレルインタフェー
スのデータバスの前記装置番号に対応する１ビットに割
り当てる第２の手段と、前記データバスがデータ転送状
態でないとき前記データバスに割り当てた前記データ転
送要求指示を前記処理プロセッサに転送する第３の手段
とを備えたことを特徴とするデータ処理システム。 ２、前記第３の手段は、前記ホストコンピュータが前記
処理プロセッサへ転送すべきデータまたは前記第２の手
段が前記データバスに割り当てた前記データ転送要求指
示を選択して送出する選択回路であることを特徴とする
請求項１記載のデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26417290A JPH04140876A (ja) | 1990-10-02 | 1990-10-02 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26417290A JPH04140876A (ja) | 1990-10-02 | 1990-10-02 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04140876A true JPH04140876A (ja) | 1992-05-14 |
Family
ID=17399460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26417290A Pending JPH04140876A (ja) | 1990-10-02 | 1990-10-02 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04140876A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679322A (en) * | 1979-11-30 | 1981-06-29 | Nec Corp | Bus selection system |
| JPH0199149A (ja) * | 1987-10-13 | 1989-04-18 | Pfu Ltd | バスｉｄ自動識別装置 |
-
1990
- 1990-10-02 JP JP26417290A patent/JPH04140876A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679322A (en) * | 1979-11-30 | 1981-06-29 | Nec Corp | Bus selection system |
| JPH0199149A (ja) * | 1987-10-13 | 1989-04-18 | Pfu Ltd | バスｉｄ自動識別装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4969120A (en) | Data processing system for time shared access to a time slotted bus | |
| US5991797A (en) | Method for directing I/O transactions between an I/O device and a memory | |
| US4933838A (en) | Segmentable parallel bus for multiprocessor computer systems | |
| JPS62156752A (ja) | 多重プロセツサ計算システム | |
| CN1010261B (zh) | 用于传输信号和数据的装置 | |
| US5708784A (en) | Dual bus computer architecture utilizing distributed arbitrators and method of using same | |
| GB2366029A (en) | Arbitration method to allow multiple translation lookaside buffers to access a common hardware page walker | |
| JPH04140876A (ja) | データ処理システム | |
| US7206878B2 (en) | Voltage level bus protocol for transferring data | |
| JP3082297B2 (ja) | タスク制御方式 | |
| JPS62260257A (ja) | 入出力ポ−ト割り付け制御方式 | |
| JPH08110883A (ja) | 非ｓｃｓｉデバイスのアクセス方法 | |
| JP2664827B2 (ja) | 実時間情報転送制御方法 | |
| CN100361107C (zh) | 一种直接存储器访问控制器及传输数据的方法 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPS6280753A (ja) | バス制御方式 | |
| KR100215572B1 (ko) | 인터페이스 버퍼 제어 방법 및 장치 | |
| JP2687987B2 (ja) | ダイレクトメモリアクセス制御方式 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| JPH03102558A (ja) | 転送先ｉｄ指定回路 | |
| JP3211694B2 (ja) | マルチプロセッサ接続方式 | |
| JPH06224975A (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JP2666782B2 (ja) | 多重バス制御システム | |
| JP3098550B2 (ja) | バス制御方式 |