JPH04140885A - 回路図エディタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＶＬＳ　Ｉの論理設計過程で、論理回路図の入
力　編集を行う回路図エディタに関し、特に編集を行っ
ている階層の論理回路図データと、その階層で参照され
ているマクロブロック内の論理回路図データが同時に入
力・編集され、その階層間接続でマクロブロックのマク
ロ端子とマクロブロック内の外部端子が連動して自動接
続される回路図エディタに関する。

〔従来の技術〕

従来、この種の論理回路図エディタは、編集を行なって
いる階層で参照されているマクロブロック内の論理回路
図データの編集、入力で行なう場合には、編集を行なっ
ている階層の論理回路図データをエディタ上に読み込ん
で表示し、入力・編集を行なっていた。又、階層間接続
を行なう場合には、編集を行なっている階層のマクロブ
ロック内にマクロ端子を付加し、その階層で参照されて
いるマクロブロック内に同名の外部端子を入力すること
で行なっていた。

〔発明が解決しようとする課題〕

上述した従来の論理回路図エディタは、その編集を行な
っている階層で参照されているマクロブロック内の回路
図データの入力・編集を行なう場合には、現在編集を行
なっている階層の回路図データの入力・ｇＡ！Ａを終え
てセーブした後、マクロブロック内のデータをエディタ
北に読込んで、入力・ｔａｉｓを行なっていた。そのた
め編集を行なっている階層と、その階層で参照されてい
るマクロブロックとの間をまたぐ入力・編集を行なう際
に、エディタ上への読込みや表示に時間がかがり、また
ｔｉ４集を行なっている階層を行なっている階層と、そ
の階層で参照されているマクロブロックとの階層との間
の接続は、編集を行なっている階層のマクロブロックに
マクロ端子を付加し、その階層で参照されているマクロ
ブロック内に同名の外部端子を入力することで行なって
いるので手間がかかるという欠点がある。

本発明の目的は、このような欠点３除き、論理回路図デ
ータとマクロブロック内の回路図データが同時に入力・
編集できると共に、マクロブロックのマクロ端子と外部
端子とを自動接続できるようにした回路図エディタを提
供することにある。

〔３課題を解決するための手段〕 本発明の回路図エディタの楕或は、ＶＬＳ　Ｉの論理設
計過程における階層設計をした論理回路のＩｉ４策を行
っている階層で入力・編集すべきマスクブロックを選択
した時、そのマスクブロック内のデータを表示し、前記
編集を行っている階層およびその階層で参照されている
マクロブロック内のデータの入力・編集を同時に行ない
、前記編集を行っている階層のマクロブロックのマクロ
端子とその階層で参照されているマクロブロックの外部
端子とが連動して自動的に発生才たは消去されるように
したことを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の−・実施例を説明するフロー図である
。

本実施例のマクロブロック内ｍｔＡ機能付き回路図エデ
ィタは、まずステップＳ１で現在編集を行なっている階
層の回路図面で入力・ｇ４集したマクロブロックを選択
すると、ステップＳ２で別の画面が現われ、マクロブロ
ック内のデータが表示される。そしてステップＳ３で編
集を行なっている階層及びその階層で参照されているマ
クロブロック内のデータが同時に入力・編集される。

次に、ステップＳ４で編集を行なっている階層のマクロ
ブロックにマクロ端子を付加（削除）した時に、そのマ
クロブロック内に付加（削除）したマクロ端子名と同じ
名前の外部端子が自動発生く消去）される。

また、ステップＳ５で、そのマクロブロック内で外部端
子を入力を削除）した時に、そのブロックを参照してい
る階層のマクロブロックの外枠に入力した外部端子名と
同じ名前のピン（マクロ端子）が自動発生（消去）され
る。そして、ステップＳ６でマクロブロック内の入力・
＃ｉ藁を終えた時には、データを表示していた画面が消
え、終了となる。

第２図（ａ）〜（ｄ）は、本実施例のマクロブロック内
Ｍ４集機能付き回路図エディタで編集している階層と、
その階層で参照されているマクロブロック内の回路図デ
ータを同時に編集することを工程順に示した回路図の表
示図である。

まず第２図（ａ）は、編集している階層の同種の論理素
子Ａ及び論理素子ＢをマクロブロックＭＡ２内に移動す
る前の表示図である。ＶＬＳＩ設計者は、編集している
階層中で編集したいマクロブロックＭＡ２を選択すると
（ステップＳ＋）、第２図（ｂ）の棟に、新しい画面が
開かれ、その中にマクロブロック内のデータＤ１が表示
される（ステップＳ２　）。

次の第２図（ｃ）では素子Ａ及び素子Ｂをマクロブロッ
ク内への移動が完了し、た表示図であり（ステップＳ４
．Ｓ５）、第２図（ｄ）では編集を終えてマクロブロッ
ク内のデータを表示していた画面が消えた表示図て′あ
る（ステップＳ６　）。

第３図（ａ）〜（ｃ）は、本実施例のマクロブロック内
編集機能付き回路図エディタで編集している階層のマク
ロプロ・ツクに入力ピンを付加した時にその階層で参照
されているマクロブロック内に外部入力端子が自動発生
することを示す表示図である。

第３図（ａ＞では、編集している階層においてマクロブ
ロックＭＡ３に入力信号を接続する前の表示図である。

ＶＬＳＩ設計者は、編集している階層の中で、信号線を
接続したいマクロプロ・・ｌりを選択するとくステ・ツ
ブＳ１〉、第３図（ｂ）の様に新しい画面が開かれ、そ
の中にマクロブロック内のデータが表示される（ステッ
プＳ２＞。

第３図（ｃ）は、接続したい信号線をマクロブロックに
接続し、マクロブロックの外枠に入力ビンＰ２を付加し
、マクロブロック内に外部入力端子Ｐ１が自動発生した
ことを示す表示図である（ステップＳａ　、Ｓ５）。

このようにＶＬＳＩ設評者は、マクロブロック内のデー
タの編集を継続して行なうことができ、改造構造を意識
りないで論理設計を行なうことができる。

なお、このマクロ端子及び外部端子は点滅して発生し、
設計者がポインティングデバイスにより、所望の位置に
配置できる。

〔・発明の効果〕

以上説明したように本発明は、階層設計を行なった論理
回路図で編集している階層と、その階層で参照されてい
るマクロブロック内のデータの入力・編集を行なうこと
ができ、また編集しているマクロブロックにマクロ端子
を付加した時に、そのマクロブロック内に外部端子が自
動発生したり、マクロブロック内に外部端子を入力した
時にそのマクロブロックを参照している階層のマクロブ
ロックの外枠にマクロ端子が自動発生したり、できるの
で、階層を意識せずに入力・編集ができ、ＶＬＳ　Ｉの
論理設計の設計時間を短縮できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するフロー図、第２図
（ａ）〜（ｄ）は本実施例の回路図エディタで編集して
いる階層と、その階層で参照されているマクロブロック
内の回路図データを同時に編集することを示した表示図
、第３図（ａ）〜（ｃ）は本実施例の回路図エディタで
編集している階層のマクロブロックに入力ビンを付加し
た時に、その階層で参照されているマクロブロック内に
外端入力端子が自動発生することを示す表示図である。 Ａ、Ｂ、Ｅ・・論理素子、Ａ１・・・移動し７た論理素
子、Ｄｌ、、Ｄ２・・マクロブロックのデータ、ＭＡｌ
、ＭＡ２．ＭＡ３・・マスクブロック、Ｐｌ・・外部端
子、Ｐ２・・マクロ端子くビン）、８１〜Ｓ６・処理ス
テップ。

Claims (1)

【特許請求の範囲】
1. 　ＶＬＳＩの論理設計過程における階層設計をした論理
   回路の編集を行つている階層で入力・編集すべきマスク
   ブロックを選択した時、そのマスクブロック内のデータ
   を表示し、前記編集を行っている階層およびその階層で
   参照されているマクロブロック内のデータの入力・編集
   を同時に行ない、前記編集を行っている階層のマクロブ
   ロックのマクロ端子とその階層で参照されているマクロ
   ブロックの外部端子とが連動して自動的に発生または消
   去されるようにしたことを特徴とする回路図エディタ。