JPH04141752A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04141752A JPH04141752A JP2265741A JP26574190A JPH04141752A JP H04141752 A JPH04141752 A JP H04141752A JP 2265741 A JP2265741 A JP 2265741A JP 26574190 A JP26574190 A JP 26574190A JP H04141752 A JPH04141752 A JP H04141752A
- Authority
- JP
- Japan
- Prior art keywords
- request
- write pointer
- reply
- value
- system control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 28
- 230000010365 information processing Effects 0.000 claims description 6
- 230000005856 abnormality Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特にリプライ制御を行う
情報処理装置に関する。
情報処理装置に関する。
従来の情報処理装置は、演算制御を行う複数の処理装置
と、入出力制御を行う入出力処理装置と、記憶動作を行
う主記憶装置と、上記各装置間の制御を行うシステム制
御装置とを備え、演算制御の処理装置ではリクエストと
リプライの順序制御のみのリプライ制御が行われていた
。
と、入出力制御を行う入出力処理装置と、記憶動作を行
う主記憶装置と、上記各装置間の制御を行うシステム制
御装置とを備え、演算制御の処理装置ではリクエストと
リプライの順序制御のみのリプライ制御が行われていた
。
上述した従来の情報処理装置のリプライ制御では、リク
エストとリプライの順序は制御しているが、実際にリク
エストとリプライの対応はチエツクしていないため、主
記憶装置またはシステム制御装置の障害発生時や演算処
理装置のリクエストバッファの障害発生時に障害が検出
されなかったとき、システムの動作が異常となり、デー
タの化けやシステムダウン等の障害となる欠点があった
。
エストとリプライの順序は制御しているが、実際にリク
エストとリプライの対応はチエツクしていないため、主
記憶装置またはシステム制御装置の障害発生時や演算処
理装置のリクエストバッファの障害発生時に障害が検出
されなかったとき、システムの動作が異常となり、デー
タの化けやシステムダウン等の障害となる欠点があった
。
本発明の情報処理装置は、演算制御を行う複数の演算処
理装置と、入出力制御を行う複数の入出力処理装置と、
記憶動作を行う主記憶装置と、前記各処理装置間の制御
を行うシステム制御装置と、前記演算処理装置と入出力
処理装置がら前記主記憶装置とシステム制御装置とのア
クセスリクエストを保持し、前記システム制御装置から
のリクエストリプライを制御するためのリクエストバッ
ファとを備え、このリクエストバッファのライトポイン
タの値をリクエストに付加してシステム制御装置へ送出
するとともに前記リクエストバッファにもライトポイン
タの値を保持し、前記システム制御装置からのリプライ
返却時にリプライに付加されたライトポインタの値と前
記リクエストバッファに保持されているライトポインタ
の値とを比較する手段とを備えている。
理装置と、入出力制御を行う複数の入出力処理装置と、
記憶動作を行う主記憶装置と、前記各処理装置間の制御
を行うシステム制御装置と、前記演算処理装置と入出力
処理装置がら前記主記憶装置とシステム制御装置とのア
クセスリクエストを保持し、前記システム制御装置から
のリクエストリプライを制御するためのリクエストバッ
ファとを備え、このリクエストバッファのライトポイン
タの値をリクエストに付加してシステム制御装置へ送出
するとともに前記リクエストバッファにもライトポイン
タの値を保持し、前記システム制御装置からのリプライ
返却時にリプライに付加されたライトポインタの値と前
記リクエストバッファに保持されているライトポインタ
の値とを比較する手段とを備えている。
次に、本発明について図面を参照して説明する。第1図
は本発明の一実施例を示すブロック図、第2図は本実施
例の演算処理袋!のブロック図である。
は本発明の一実施例を示すブロック図、第2図は本実施
例の演算処理袋!のブロック図である。
第1図に示す本実施例は、記憶動作を行う主記憶装置1
と、演算制御を行う演算処理装置2及び3と、入出力制
御を行う入出力処理装置4と、上記各装置間の制御を行
うシステム制御装置5とを有して構成される。
と、演算制御を行う演算処理装置2及び3と、入出力制
御を行う入出力処理装置4と、上記各装置間の制御を行
うシステム制御装置5とを有して構成される。
第2図の演算処理装置2及び3は、システム制御装置5
へのリクエスト有効であることを示すリクエストフラグ
11と、リクエストコードを保持するリクエストコード
レジスタ12と、リクエスト情報をバッファリングする
リクエストバッファ21と、リクエストバッファ21の
どこの位置にリクエスト情報を書き込むかを指定するラ
イトポインタ22と、リクエストバッファ21のどこの
位置からリクエスト情報を読み出すかを指定するリード
ポインタ23と、システム制御装置5からのリプライが
有効であることを示すリプライフラグ31と、リプライ
コードを保持するりプライコードレジスタ32と、リー
ドポインタ23により指定されたリクエストバッファ2
1の内容をリプライが返ってくるタイミングで保持する
リプライ待レジスタ33と、リプライコードレジスタ3
2内のライトポインタ値とリプライ待レジスタ33内の
ライトポインタ値とを比較する比較回路41とを有して
構成される。
へのリクエスト有効であることを示すリクエストフラグ
11と、リクエストコードを保持するリクエストコード
レジスタ12と、リクエスト情報をバッファリングする
リクエストバッファ21と、リクエストバッファ21の
どこの位置にリクエスト情報を書き込むかを指定するラ
イトポインタ22と、リクエストバッファ21のどこの
位置からリクエスト情報を読み出すかを指定するリード
ポインタ23と、システム制御装置5からのリプライが
有効であることを示すリプライフラグ31と、リプライ
コードを保持するりプライコードレジスタ32と、リー
ドポインタ23により指定されたリクエストバッファ2
1の内容をリプライが返ってくるタイミングで保持する
リプライ待レジスタ33と、リプライコードレジスタ3
2内のライトポインタ値とリプライ待レジスタ33内の
ライトポインタ値とを比較する比較回路41とを有して
構成される。
第3図(a>、(b)は本実施例の動作を説明するため
のタイミング図である。第1図、第2図及び第3図(a
)、(b)を参照してシステム制御装置5ヘメモリリー
ドリクエストが送出される場合と、そのメモリリードリ
クエストに対するリプライがシステム制御装置5から返
却される場合の動作について説明する。
のタイミング図である。第1図、第2図及び第3図(a
)、(b)を参照してシステム制御装置5ヘメモリリー
ドリクエストが送出される場合と、そのメモリリードリ
クエストに対するリプライがシステム制御装置5から返
却される場合の動作について説明する。
演算処理装置2,3は、メモリへのリードリクエストを
示すリクエストコードがリクエストコードレジスタ12
にセットされてリクエストフラグ11をセットし、リク
エスト信号111と、リクエストコード信号121とを
システム制御装置5に送出し、同時にライトポインタ2
2の出力信号であるライトポインタ221もシステム制
御装置5へ送出する。またリクエストフラグ11がセッ
トされるとリクエスト信号111がセット信号になりリ
クエストバッファ21ではライトポインタ22で指定さ
れた位置に、リクエストコード信号121及びライトポ
インタ信号221が保持されるとともにライトポインタ
22もカウントアツプされる。
示すリクエストコードがリクエストコードレジスタ12
にセットされてリクエストフラグ11をセットし、リク
エスト信号111と、リクエストコード信号121とを
システム制御装置5に送出し、同時にライトポインタ2
2の出力信号であるライトポインタ221もシステム制
御装置5へ送出する。またリクエストフラグ11がセッ
トされるとリクエスト信号111がセット信号になりリ
クエストバッファ21ではライトポインタ22で指定さ
れた位置に、リクエストコード信号121及びライトポ
インタ信号221が保持されるとともにライトポインタ
22もカウントアツプされる。
システム制御装置5は、リクエスト信号111によりリ
クエストコード信号121を受付け、他の処理装置との
調整を行った後、主記憶装置1ヘリードリクエストを送
出し、主記憶装置1からりプライコードとりプライデー
タが返されるとそのリクエストの要求元ヘリプライコー
ドと、リプライデータとを送出する。この時リクエスト
コードに付加されたライトポインタ値は、そのまま持廻
られリプライコードに付加されたまま要求元へ返される
。
クエストコード信号121を受付け、他の処理装置との
調整を行った後、主記憶装置1ヘリードリクエストを送
出し、主記憶装置1からりプライコードとりプライデー
タが返されるとそのリクエストの要求元ヘリプライコー
ドと、リプライデータとを送出する。この時リクエスト
コードに付加されたライトポインタ値は、そのまま持廻
られリプライコードに付加されたまま要求元へ返される
。
演算処理装置はリクエストに対するリプライ制御のため
リクエストバッファ21のリードポインタ23で指定さ
れた位置からリクエスト情報211を読み出し、リプラ
イ信号312をセット信号としてリプライ待レジスタ3
3にセットし、リクエストバッファ21に先行するリク
エストが存在する場合には先行するリクエストのリプラ
イが返されるまでリクエストバッファ21内で待たされ
るが、リクエストバッファ21に有効なリプライ待リク
エストがなければライトポインタ22とリードポインタ
23の値が等しいためリクエストバッファ21に書き込
まれたリクエスト情報がリプライタイミングでリプライ
待レジスタ33にセットされる。
リクエストバッファ21のリードポインタ23で指定さ
れた位置からリクエスト情報211を読み出し、リプラ
イ信号312をセット信号としてリプライ待レジスタ3
3にセットし、リクエストバッファ21に先行するリク
エストが存在する場合には先行するリクエストのリプラ
イが返されるまでリクエストバッファ21内で待たされ
るが、リクエストバッファ21に有効なリプライ待リク
エストがなければライトポインタ22とリードポインタ
23の値が等しいためリクエストバッファ21に書き込
まれたリクエスト情報がリプライタイミングでリプライ
待レジスタ33にセットされる。
システム制御装置5から送出されるリプライ予告信号3
11によりリプライフラグ31がセットされ、リプライ
信号312がセット信号となりシステム制御装置5から
のりプライコード信号321が、リプライコードレジス
タ32に、リクエスト情報211がリプライ待レジスタ
33に、それぞれセットされ、リードポインタ23もカ
ウントアツプされる。
11によりリプライフラグ31がセットされ、リプライ
信号312がセット信号となりシステム制御装置5から
のりプライコード信号321が、リプライコードレジス
タ32に、リクエスト情報211がリプライ待レジスタ
33に、それぞれセットされ、リードポインタ23もカ
ウントアツプされる。
次に、リプライコードレジスタ32にセットされたシス
テム制御装置5からのライトポインタ信号322及びリ
プライ待レジスタ33にセットされたリクエストバッフ
ァ21からのライトポインタ信号331は比較回路41
に入力されその一致がチエツクされ、一致していなけれ
ばエラー信号411を出力する。
テム制御装置5からのライトポインタ信号322及びリ
プライ待レジスタ33にセットされたリクエストバッフ
ァ21からのライトポインタ信号331は比較回路41
に入力されその一致がチエツクされ、一致していなけれ
ばエラー信号411を出力する。
このようにすると、主記憶装置1及びシステム制御装置
5がリクエストに対するリプライを正常に返していれば
ライトポインタ値は等しくなりエラーは発生しない。
5がリクエストに対するリプライを正常に返していれば
ライトポインタ値は等しくなりエラーは発生しない。
以上説明したように本発明は、演算処理装置からシステ
ム制御装置に送出されるリクエスト情報を保持するリク
エストバッファのライトポインタの値をリクエストに付
加してシステム制御装置へ送出するとともに、リクエス
トバッファにもライトポインタの値を保持し、システム
制御装置からのリプライ返却時にリプライに付加された
ライトポインタの値のリクエストバッファに保持されて
いるライトポインタの値とを比較することにより、障害
によりリクエストとリプライの関係が正常に動作しなく
なった場合でも演算処理装置側で異常が検出され、リプ
ライの正統性がチエツクされるため、データ化けやシス
テムダウンを防げるという効果がある。
ム制御装置に送出されるリクエスト情報を保持するリク
エストバッファのライトポインタの値をリクエストに付
加してシステム制御装置へ送出するとともに、リクエス
トバッファにもライトポインタの値を保持し、システム
制御装置からのリプライ返却時にリプライに付加された
ライトポインタの値のリクエストバッファに保持されて
いるライトポインタの値とを比較することにより、障害
によりリクエストとリプライの関係が正常に動作しなく
なった場合でも演算処理装置側で異常が検出され、リプ
ライの正統性がチエツクされるため、データ化けやシス
テムダウンを防げるという効果がある。
第1図は本発明の一実施例のブロック図、第2図は本実
施例の演算処理装置のブロック図、第3図(a)、(b
)は本実施例の動作説明のためのタイミング図である。 1・・・主記憶装置、2.3・・・演算処理装置、4・
・・入出力処理装置、5・・・システム制御装置、11
・・・リクエストフラグ、12・・・リクエストコード
レジスタ、21・・・リクエストバッファ、22・・・
ライトポインタ、23・・・リードポインタ、31・・
・リプライフラグ、32・・・リプライコードレジスタ
、33・・・リプライ待レジスタ、41・・・比較回路
。
施例の演算処理装置のブロック図、第3図(a)、(b
)は本実施例の動作説明のためのタイミング図である。 1・・・主記憶装置、2.3・・・演算処理装置、4・
・・入出力処理装置、5・・・システム制御装置、11
・・・リクエストフラグ、12・・・リクエストコード
レジスタ、21・・・リクエストバッファ、22・・・
ライトポインタ、23・・・リードポインタ、31・・
・リプライフラグ、32・・・リプライコードレジスタ
、33・・・リプライ待レジスタ、41・・・比較回路
。
Claims (1)
- 演算制御を行う複数の演算処理装置と、入出力制御を行
う複数の入出力処理装置と、記憶動作を行う主記憶装置
と、前記各装置間の制御を行うシステム制御装置とを備
え、前記演算処理装置から前記システム制御装置に送出
するリクエスト情報を保持するバッファとこのバッファ
のライトポインタの値を前記リクエスト情報に付加して
前記システム制御装置に送出する手段と、前記バッファ
のライトポインタの値と前記システム制御装置からの前
記リクエスト情報の付加されたライトポインタの値とを
比較する手段とを有することを特徴とする情報処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2265741A JPH04141752A (ja) | 1990-10-03 | 1990-10-03 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2265741A JPH04141752A (ja) | 1990-10-03 | 1990-10-03 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04141752A true JPH04141752A (ja) | 1992-05-15 |
Family
ID=17421353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2265741A Pending JPH04141752A (ja) | 1990-10-03 | 1990-10-03 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04141752A (ja) |
-
1990
- 1990-10-03 JP JP2265741A patent/JPH04141752A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2790034B2 (ja) | 非運用系メモリ更新方式 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JP2888654B2 (ja) | データ入力制御方式 | |
| JP2679440B2 (ja) | 情報処理装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH06188909A (ja) | 異常パケット処理方式 | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
| JP2685289B2 (ja) | 書込許可信号チェック方式 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JPH04266147A (ja) | バスアダプタ装置 | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JP2802091B2 (ja) | 割込ベクタ制御方式 | |
| JPH04257044A (ja) | バスパリティエラー発生位置検出方式 | |
| JPH04369065A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPH0342746A (ja) | 二重化装置 | |
| JPH01140357A (ja) | メモリアクセス制御装置 | |
| JPH05241986A (ja) | 入出力命令リトライ方式 | |
| JPH07334431A (ja) | Fifoメモリ装置及びその信頼性向上方法 | |
| JPH0713879A (ja) | バス接続装置 | |
| JPH0784933A (ja) | 入出力制御ボード | |
| JPS5820058B2 (ja) | デ−タ先行読出し方式 | |
| JPH04364538A (ja) | 情報処理装置 | |
| JPH0514293B2 (ja) | ||
| JPH0484226A (ja) | 障害検出方式 |