JPH0784933A - 入出力制御ボード - Google Patents

Abstract

(57)【要約】 【目的】 情報処理装置に広く採用されている一般的な
プロセッサによって制御が可能で、しかもハードウェア
量が著しく増大せず、制御のオーバーヘッドも招かない
入出力制御指示の競合調整をする。 【構成】 指示受入れ制御部２１がプロセッサボード１
の出力する入出力制御指示を受け入れたとき、該当する
入出力制御部が既に動作中であって、新たな入出力指示
を受け付けられない場合、プロセッサボード１に対しバ
スエラーを通知する。プロセッサボード１側ではバスエ
ラーが発生すると、通常のエラー処理手順に従って、障
害情報レジスタ２３の内容を読み取る。ここにリトライ
要求表示がセットされていれば、プロセッサボード側は
この表示に従って該当する入出力制御部へのリトライを
実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置に広く使
用されている入出力装置に対し入出力制御指示が競合し
た場合、これを調整する機能を持つ入出力制御ボードに
関する。

【０００２】

【従来の技術】情報処理装置、例えばマイクロプロセッ
サを利用した計算機システムには、システムバスを介し
て複数のプロセッサボードや複数の入出力制御ボードを
接続して構成したものがある。図２に、従来の構成の入
出力制御ボードを使用したこれらの計算機システムのブ
ロック図を示す。図において、プロセッサボード１には
プロセッサ２が設けられており、これはボード内バス３
を介してシステムバスインタフェース４と接続されてい
る。また、システムバスインタフェース４は、システム
バス５に接続され、ボード内バス３との間のデータ転送
制御を行う構成となっている。なお、この例では、プロ
セッサボード１が１個だけ表示されているが、この種の
システムでは複数のプロセッサボードがシステムバス５
に接続されて使用されることが多い。

【０００３】また、このシステムバス５には、入出力制
御ボード６が接続されており、入出力装置７−１〜７−
４を制御する構成となっている。入出力制御ボード６に
は各入出力装置７−１〜７−４を制御するために入出力
制御部８−１〜８−４が設けられている。これらの入出
力制御部８−１〜８−４はボード内バス９を介してシス
テムバスインタフェース１０に接続されている。ボード
内バス９には、この他にアドレスデコーダ１１と、各入
出力制御部８−１〜８−４に対しそれぞれ１個ずつ設け
られたフラグレジスタ１２−１〜１２−４が接続されて
いる。システムバスインタフェース１０はシステムバス
５に接続されている。上記のような入出力制御ボード６
も必要に応じてシステムバス５に対し複数接続される。
また、上記のような入出力制御部８−１は近年ＬＳＩ化
が進み、１つのボード上に複数搭載して複数の入出力制
御装置が接続できるような構成になっている。

【０００４】以上の装置は次のように動作する。プロセ
ッサボード１のプロセッサ２は内蔵するプログラムに従
って所定の処理を実行する。ここで、いずれかの入出力
装置７−１〜７−４に対しデータの書き込みを行い、あ
るいはデータ読み出しを行うような処理を実行すると
き、システムバスインタフェース４を介してシステムバ
ス５に対し入出力制御指示を送出する。このとき、シス
テムバス５には目的とする入出力装置のアドレスが出力
される。

【０００５】入出力制御ボード６のシステムバスインタ
フェース１０は、そのような入出力制御指示を監視し、
自己のボード内の入出力装置に対するものである場合、
その指示を取り込む。この指示はアドレス信号とともに
ボード内バス９に取り込まれ、アドレスデコーダ１１が
これを受け入れる。アドレスデコーダ１１は入出力制御
指示のアドレスをデコードし、その指示の対象となった
いずれかの入出力制御部、例えば入出力制御部８−１を
指定して、動作を開始させる。その結果、入出力制御部
８−１はマイクロプロセッサ２の入出力制御指示を受
け、一定の処理を実行する。

【０００６】ここで、マルチタスクオペレーティングシ
ステム等では、１台のプロセッサによって、複数の入出
力装置が同時に動作させられることがある。また、この
場合に、入出力制御指示を受けた入出力制御部が既に動
作中であって、新たな入出力制御指示を受け付けられな
い状態にあることがある。システムバスに複数のプロセ
ッサボードが接続され、いずれかのプロセッサボードか
らの指示を受けて動作中に、他のプロセッサボードから
入出力制御指示が出力された場合にも同様のことが発生
する。

【０００７】従来は、上記のような場合、次のようにし
て対処していた。まず、ハードウェアで対処する方法で
は、入出力制御部が既に動作中の場合に、入出力制御指
示に対しビジー信号を介し、その指示を保持するととも
に、ハードウェアによってリトライを行う。このハード
ウェアリトライは入出力制御ボード６の内部のボード内
バス９やシステムバス５やあるいはプロセッサボード１
の内部のボード内バス３等によって行われる。従って、
入出力制御指示を出力したプロセッサは、その指示に対
する応答があるまで待ち続けることになる。

【０００８】また、ハードウェアとソフトウェアとを組
み合わせて対処する方法としては、例えば図２に示した
ように、各入出力制御部８−１〜８−４に対し、それぞ
れフラグレジスタ１２−１〜１２−４を用意する。そし
て、入出力制御指示を受けて動作を開始する場合には、
このフラグレジスタ１２−１〜１２−４がセットされ
る。動作を終了した場合に、フラグレジスタはリセット
される。従って、入出力制御指示を送出しようとする場
合、予め該当する入出力制御部のフラグレジスタをチェ
ックし、セットされていれば使用中のため入出力制御指
示を送出せず、セットされていない場合にはフラグレジ
スタをセットし、入出力制御指示を送出する。なお、こ
のようなソフトウェアの一連の動作中は、割り込み等の
処理中断から保護される。

【０００９】ソフトウェアのみでの対処方法としては、
図示しないシステムバス上に接続された主記憶装置に入
出力制御部毎に複数のプロセス間で共有するコントロー
ルブロックを持つ。これをチャネルコントロールブロッ
ク（ＣＣＢ）と呼ぶ。このコントロールブロックの中に
入出力制御部使用中フラグを設ける。このフラグの取扱
い方法は、入出力制御部毎に設けたフラグレジスタの取
扱いと全く同様である。この他に、プロセッサの命令に
よる対処方法がある。この方法では、プロセッサ命令の
１つに入出力命令を設け、入出力命令のコンディション
コード（ＣＣ）によってソフトウェアに対し入出力制御
部の使用中を通知する。ソフトウェアがそのコンディシ
ョンコードをチェックして必要に応じリトライ等を行う
ようにする。

【００１０】

【発明が解決しようとする課題】ところで、上記のよう
な従来の方法において、入出力制御ボードを制御する場
合、次のような解決すべき課題があった。まず、ハード
ウェアリトライによる対処方法では、ハードウェアの故
障によって、入出力制御部が動作中であることを示すビ
ジー信号が永久に続いてしまうことがある。従って、こ
のような場合に対処するために、リトライ回数監視等を
行わなければならない。即ち、一定回数以上リトライし
て、なお、かつビジー状態のままの場合、その入出力制
御部に対する入出力指示は受け付けられないものとし、
処理を中断する必要がある。さもないと、指示を出した
プロセッサは永久に応答を待つことになるからである。

【００１１】この場合に、ハードウェアにはリトライ回
数カウントのためのカウンタを持つ必要があり、ハード
ウェアが増大する。また、ハードウェアリトライ中、プ
ロセッサの動作は完全に停止しており、リトライ回数が
多いとプロセッサは長時間待機中となる。従って、低速
の入出力装置がリトライされている場合、他の入出力装
置に対する制御の遅れが発生して、例えば通信回線等の
制御系における入出力装置ではオーバーランやアンダー
ラン発生の原因となり、システムの性能低下が問題にな
る。しかしながら、故障との切り分けをするために、低
速の入出力装置の入出力制御部におけるリトライ制限の
ための時間は動作中の最大許容時間以上に設定されなけ
ればならない。従って、これを短縮することは困難であ
るという問題があった。

【００１２】また、ハードウェアやソフトウェアのフラ
グによる対処の方法では、１回入出力指示を出す場合で
も、必ずフラグの参照とフラグのセットリセット等の制
御を行わなければならず、非常に繁雑になるだけでな
く、ソフトウェアのダイナミックステップ数が増大する
という問題があった。即ち、入出力制御部が使用中であ
ると無いとに係わらず、フラグ処理のためのオーバーヘ
ッドが発生し、入出力制御自体の性能低下が生じるとい
う問題があった。

【００１３】入出力命令を設けるようにした場合には、
上記のような問題は解消される。しかしながら、採用さ
れるマイクロプロセッサにコンディションコードを返す
ことのできる入出力命令が装備されていない場合があ
る。特に、年々高速化されるマイクロプロセッサにはこ
のような命令が装備されていないものも多い。従って、
入出力命令を設ける場合には使用するマイクロプロセッ
サが限定され、自由に選択することができないという問
題があった。

【００１４】本発明は以上の点に着目してなされたもの
で、一般に情報処理装置に広く採用されている多くのプ
ロセッサによって制御が可能で、しかもハードウェア量
が著しく増大せず、制御のオーバーヘッドも招かない入
出力指示の競合調整ができる入出力制御ボードを提供す
ることを目的とするものである。

【００１５】

【課題を解決するための手段】本発明の入出力制御ボー
ドは、入出力装置を制御するためにその入出力装置とバ
スラインとの間に設けられた入出力制御部と、前記バス
ラインを通じて外部から入出力制御指示を受け入れ、該
当する入出力制御部を指定し動作させる指示受入れ制御
部とを備え、この指示受入れ制御部は、既に動作中であ
って新たな入出力制御指示を受け付けられない入出力制
御部に対する入出力制御指示を受け入れたとき、この入
出力制御指示発行元に対してバスエラー通知を発し、バ
スエラー発生の際に前記入出力制御指示発行元が読み取
るべき障害情報レジスタに、前記バスエラーがリトライ
要求発生によるものである旨のリトライ要求表示をセッ
トすることを特徴とするものである。

【００１６】

【作用】指示受入れ制御部がプロセッサボードの出力す
る入出力制御指示を受け入れたとき、該当する入出力制
御部が既に動作中であって、新たな入出力指示を受け付
けられない場合、プロセッサボードに対しバスエラーを
通知する。プロセッサボード側ではバスエラーが発生す
ると、通常のエラー処理手順に従って、障害情報レジス
タの内容を読み取る。ここにリトライ要求表示がセット
されていれば、プロセッサボード側はこの表示に従って
該当する入出力制御部へのリトライを実行する。

【００１７】

【実施例】以下、本発明を図の実施例を用いて詳細に説
明する。図１は、本発明の入出力制御ボード実施例を示
すブロック図である。図において、システムバス５に
は、従来装置と同様にプロセッサボード１と入出力制御
ボード２０とが接続されている。プロセッサボード１に
はプロセッサ２が設けられ、ボード内バス３とシステム
バスインタフェース４を介して、システムバス５と接続
される構成となっている。

【００１８】入出力制御ボード２０は、図に示すよう
に、例えば４台の入出力装置７−１〜７−４を制御する
ために設けられている。また、これらを制御するため
に、入出力制御ボード２０には入出力制御部８−１〜８
−４が設けられ、これらがボード内バス９に接続されて
いる。更に、このボード内バス９には、本発明において
一定の競合調整制御を行う指示受入れ制御部２１が接続
されている。この指示受入れ制御部２１の中には、従来
同様の、入出力制御部を指定し動作させるためのアドレ
スデコーダ１１が設けられている。

【００１９】ボード内バス９とシステムバス５とは、シ
ステムバスインタフェース２２を介して接続されてい
る。本発明においては、このシステムバスインタフェー
ス２２にバスエラー発生の場合に利用される障害情報レ
ジスタ２３が設けられている。なお、上記のようなプロ
セッサボード１や入出力制御ボード２０は、更に複数台
システムバス５に接続されるようにしても構わない。

【００２０】以上の装置は次のように動作する。まず、
プロセッサボード１におけるプロセッサ２が入出力制御
のために、入出力制御指示を送出する。なお、この入出
力制御指示とは、主記憶装置のロード／ストア処理に伴
って行われるものと同様のものである。この入出力制御
指示がボード内バス３とシステムバスインタフェース４
を介してシステムバス５に出力されると、操作対象とな
る入出力制御部のアドレスが入出力制御ボード２０のシ
ステムバスインタフェース２２に受け入れられ、指示受
入れ制御部２１に入力する。指示受入れ制御部２１のア
ドレスデコーダ１１はそのアドレスを受け入れて、該当
する入出力制御部、例えば入出力制御部８−１を有効に
するようこれを指定し動作を開始させる。

【００２１】ここで、入出力制御部８−１が既に動作中
であって、新たな入出力制御指示を受け付けられない状
態にあるものとする。この場合、本発明の入出力制御ボ
ード２０では、指示受入れ制御部２１がシステムバスイ
ンタフェース２２に対しバスエラーを返すように指示す
る。即ち、指示受入れ制御部２１には各入出力制御部８
−１〜８−４が使用中であるかどうかを示す信号線が入
力している。従って、例えば入出力制御部８−１が使用
中の場合、指示受入れ制御部２１はアドレスデコーダ１
１による入出力制御部８−１の指定をさせることなく、
直ちにシステムバスインタフェース２２に対しバスエラ
ーを返すよう指示を与える。システムバスインタフェー
ス２２はこの指示に従って、システムバス５にバスエラ
ーを出力する。プロセッサボード１のプロセッサ２はこ
のバスエラーを認識すると、通常のエラー処理動作に従
って障害情報の収集を行う。

【００２２】ここで、本発明においては、システムバス
インタフェース２２の障害情報レジスタ２３にバスエラ
ーの発生と同時にリトライ要求表示をセットしておく。
プロセッサ２においては、バスエラー通知を受けると、
直前に送出した入出力制御指示が無効化され、アクセス
例外割込みが発生する。この割込み処理の中でシステム
バスインタフェース２２の障害情報レジスタ２３の内容
が読み込まれる。そして、その中にリトライ要求表示が
セットされている場合には、プロセッサ２は入出力制御
指示をリトライする制御に移る。なお、このようなリト
ライ要求表示がセットされていないような場合には本来
のバスエラーが発生しており、ハードウェア上の故障で
あると判断し、従来どおりのエラー処理が実行される。

【００２３】図３に、本発明の入出力ボードの動作シス
テムフローチャートを示す。上記のような本発明の入出
力ボードの動作手順を図解すれば、この図に示すように
なる。まず、例えばプロセッサボード１−１から入出力
ボードの指示受入れ制御部２１に対しステップＳ１にお
いて入出力制御指示があった場合、指示受入れ制御部２
１は、例えば入出力制御部８−１が動作中でない場合、
これに対しステップＳ２において動作指示を出力する。
これによって、入出力制御部８−１が動作中の状態に移
る。

【００２４】次に、その後にプロセッサボード１−２が
ステップＳ３において、入出力制御指示を指示受入れ制
御部２１に出力したとする。この処理対象が入出力制御
部８−１の場合には、これが既に動作中のため、指示受
入れ制御部２１は先に説明したように、システムバスイ
ンタフェースを介してプロセッサボード１−２に対しバ
スエラーの通知を行う（ステップＳ４）。同時に指示受
入れ制御部２１はシステムバスインタフェース内の障害
情報レジスタ２３にリトライ要求表示をセットする（ス
テップＳ５）。

【００２５】プロセッサボード１−２はバスエラー通知
を受けると、ステップＳ６において、障害情報レジスタ
２３から障害情報の読み取りを行う。そして、ステップ
Ｓ７において、リトライ要求を認識すると、プロセッサ
ボード１−２は、その後、所定のタイミングで再び入出
力制御指示Ｓ８を送出する。これは指示受入れ制御部２
１に受け入れられ、入出力制御部８−１の動作が終了し
ていれば、ステップＳ１、ステップＳ２に示したような
手順で動作が開始される。

【００２６】なお、同一のプロセッサボード内でプロセ
ッサにより２以上のソフトウェアが並行処理されている
ようなとき、一方のソフトウェアによる入出力装置使用
中に他方のソフトウェアによる入出力制御指示が出力さ
れたような場合にも、同様のことができる。

【００２７】本発明は以上の実施例に限定されない。プ
ロセッサボードや入出力制御ボードの数等は自由に選定
して差し支えない。また、同一のプロセッサボードで制
御できる入出力制御装置の数も自由に選定できる。更
に、入出力制御指示を受け入れ、システムバスインタフ
ェースに対しバスエラー通知の要求を発する回路等はア
ドレスデコーダのみで構成してもよい。リトライ要求表
示はシステムバスインタフェース内部に設けられた障害
情報レジスタだけでなく、図示しない主記憶装置等の中
にセットするようにしても差し支えない。

【００２８】

【発明の効果】以上説明した本発明の入出力制御ボード
によれば、入出力制御指示を受け入れる指示受入れ制御
部が既に動作中であって、新たな入出力制御指示を受け
付けられない入出力制御部に対する入出力制御指示を受
け入れたとき、入出力制御指示発行元に対しバスエラー
を通知し、バスエラー発生の際に入出力制御指示発行元
が読み取るべき障害情報レジスタにバスエラーがリトラ
イ要求発生によるものである旨のリトライ要求表示をセ
ットする構成にしたので、リトライ回数をカウントする
カウンタや全ての入出力制御部が動作中であるかを示す
フラグレジスタ等のハードウェアを数多く備え付ける必
要がない。即ち、リトライ要求表示をセットするための
わずか１ビット程度のレジスタを増加すればよく、ハー
ドウェアの著しいコストアップを防止できる。

【００２９】また、通常処理の場合に、フラグのセット
リセットといった予備的な処理によりオーバーヘッドを
招くことがなく、高速処理が期待できる。また、入出力
制御部が使用中で、かつ入出力指示が送出される確率が
比較的低い場合にはバスエラーの通知や障害情報レジス
タの参照等といった処理によるオーバーヘッドも少な
く、処理の高速化を妨げない。

【００３０】更に、通常使用されるプロセッサは、ほと
んどロード／ストアの動作中におけるアクセス例外機
能、即ちバスエラー等が発生した場合の障害に対応する
機能を持っているため、本発明の入出力ボードによる動
作をそのまま受け付けることができ、特定の入出力制御
命令等を実行できるプロセッサのみを選択してシステム
を構成する必要がない。即ち、プロセッサに依存しない
システム設計が可能となる効果もある。

【図面の簡単な説明】

【図１】本発明の入出力制御ボード実施例を示すブロッ
ク図である。

【図２】従来の入出力制御ボードブロック図である。

【図３】本発明の入出力制御ボードの動作システムフロ
ーチャートである。

【符号の説明】

１ プロセッサボード ２ プロセッサ ５ システムバス ７−１〜７−４ 入出力装置 ８−１〜８−４ 入出力制御部 ２０ 入出力制御ボード ２１ 指示受入れ制御部 ２２ システムバスインタフェース ２３ 障害情報レジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入出力装置を制御するためにその入出力
   装置とバスラインとの間に設けられた入出力制御部と、 前記バスラインを通じて外部から入出力制御指示を受け
   入れ、該当する入出力制御部を指定し動作させる指示受
   入れ制御部とを備え、 この指示受入れ制御部は、 既に動作中であって新たな入出力制御指示を受け付けら
   れない入出力制御部に対する入出力制御指示を受け入れ
   たとき、 この入出力制御指示発行元に対してバスエラー通知を発
   し、 バスエラー発生の際に前記入出力制御指示発行元が読み
   取るべき障害情報レジスタに、前記バスエラーがリトラ
   イ要求発生によるものである旨のリトライ要求表示をセ
   ットすることを特徴とする入出力制御ボード。