JPH04142107A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04142107A JPH04142107A JP26420190A JP26420190A JPH04142107A JP H04142107 A JPH04142107 A JP H04142107A JP 26420190 A JP26420190 A JP 26420190A JP 26420190 A JP26420190 A JP 26420190A JP H04142107 A JPH04142107 A JP H04142107A
- Authority
- JP
- Japan
- Prior art keywords
- value
- filter
- triangular wave
- capacitance
- wave generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000003990 capacitor Substances 0.000 abstract description 9
- 239000006185 dispersion Substances 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に関し、特に容量と抵抗とを
内蔵したフィルタ回路に関する。
内蔵したフィルタ回路に関する。
従来、容量を内蔵したフィルタ回路としては、第２図に
示すように、フィルタ１と、定電流源２ａとのみから構
成され、信号入力端子３がらの信号がフィルタ１を通っ
て信号出力端子４に出力される。
示すように、フィルタ１と、定電流源２ａとのみから構
成され、信号入力端子３がらの信号がフィルタ１を通っ
て信号出力端子４に出力される。
次に動作について説明する。フィルタ１の相互コンダク
タンスをｇｍ、内蔵容量をＣとすると、フィルタ１のカ
ットオフ周波数ｆは、次式のようよって決まる電流値に
依存するため、カットオフ周波数ｆが定電流源２の電流
出力に依存することになる。
タンスをｇｍ、内蔵容量をＣとすると、フィルタ１のカ
ットオフ周波数ｆは、次式のようよって決まる電流値に
依存するため、カットオフ周波数ｆが定電流源２の電流
出力に依存することになる。
上述した従来の容量と抵抗とを内蔵したフィルタは、半
導体装置として集積化する上で、拡散バラツキが大きく
、精度の高い回路を作ることが困難であった。
導体装置として集積化する上で、拡散バラツキが大きく
、精度の高い回路を作ることが困難であった。
本発明の目的は、このような欠点を除き、カットオフ周
波数精度の高いフィルタを有する半導体集積回路を提供
することにある。
波数精度の高いフィルタを有する半導体集積回路を提供
することにある。
本発明の構成は、容量と抵抗とを内蔵し定電流源からの
出力電流によって制御されるフィルタを含む半導体集積
回路において、基準クロック発生器と、この基準クロッ
ク発生器がらの基準クロックと制御電圧と前記容量とに
より作り出される信号により三角波を発生する三角波発
生器と、この三角波発生器からの三角波のピークを保持
するピークホールド回路と、このピークホールド回路の
ピーク保持した電圧を基準電圧源の電圧と等しくするよ
うに制御して前記制御電圧を出力する負帰還増幅器とを
備え、前記ピーク保持電圧により前記定電流源の出力電
流値が決定されるようにしたことを特徴とする。
出力電流によって制御されるフィルタを含む半導体集積
回路において、基準クロック発生器と、この基準クロッ
ク発生器がらの基準クロックと制御電圧と前記容量とに
より作り出される信号により三角波を発生する三角波発
生器と、この三角波発生器からの三角波のピークを保持
するピークホールド回路と、このピークホールド回路の
ピーク保持した電圧を基準電圧源の電圧と等しくするよ
うに制御して前記制御電圧を出力する負帰還増幅器とを
備え、前記ピーク保持電圧により前記定電流源の出力電
流値が決定されるようにしたことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
本実施例は、従来例のフィルタに対して、基準クロック
発生器８と、この基準タロツクとフィルタの容量とによ
り作り出される信号により三角波を発生する三角波発生
器６と、この三角波のピークを保持するピークホールド
回路７と、このピーク保持した信号の電圧を基準電圧源
９の電圧と等しくするようにする負帰還増幅器５とが付
加され、この負帰還出力により定電流源２の電流値を決
定している。本実施例は、基準電圧源９の高電位側が、
負帰還増幅器５非反転入力端子と接続され、低電位側が
接地される。負帰還増幅器５の反転入力端子がピークホ
ールド回路７の８カ端子と定電流源２の入力端子とに接
続され、負帰還増幅器５の出力端子が三角波発生器６の
入力端子に接続される。三角波発生器６の出力端子がピ
ークホールド回路７の入力端子に接続され、さらに三角
波発生器６と基準クロック回路８とが接続される。定電
流源２の定電流出力がフィルタ１に供給されフィルタ１
の定数を決定している。
発生器８と、この基準タロツクとフィルタの容量とによ
り作り出される信号により三角波を発生する三角波発生
器６と、この三角波のピークを保持するピークホールド
回路７と、このピーク保持した信号の電圧を基準電圧源
９の電圧と等しくするようにする負帰還増幅器５とが付
加され、この負帰還出力により定電流源２の電流値を決
定している。本実施例は、基準電圧源９の高電位側が、
負帰還増幅器５非反転入力端子と接続され、低電位側が
接地される。負帰還増幅器５の反転入力端子がピークホ
ールド回路７の８カ端子と定電流源２の入力端子とに接
続され、負帰還増幅器５の出力端子が三角波発生器６の
入力端子に接続される。三角波発生器６の出力端子がピ
ークホールド回路７の入力端子に接続され、さらに三角
波発生器６と基準クロック回路８とが接続される。定電
流源２の定電流出力がフィルタ１に供給されフィルタ１
の定数を決定している。
次に、この回路の動作について説明する。
基準クロック回路８の１つのパルス幅をＴ、三角波発生
器６の容量値をＣ１定電流源２の出力電流をｉ、基準電
圧源９の出力電圧をＶとするとこれらＴｃ、ｉ、Ｖの関
係は次式のようになる。
器６の容量値をＣ１定電流源２の出力電流をｉ、基準電
圧源９の出力電圧をＶとするとこれらＴｃ、ｉ、Ｖの関
係は次式のようになる。
このときパルス幅Ｔの値が一定であれば、出力電流ｉは
容量Ｃの値に比例した値となる。そこで三角波発生器６
の容量とフィルタ１の容量との相対精度が半導体集積回
路の特徴として十分に高いとすると、この出力電流ｉを
フィルタ１に返してやれば、フィルタ１の容量Ｃｆに比
例した相互コンダクタンスｇｍが得られる。このときの
フィルタのカットオフ周波数ｆは次式となる。
容量Ｃの値に比例した値となる。そこで三角波発生器６
の容量とフィルタ１の容量との相対精度が半導体集積回
路の特徴として十分に高いとすると、この出力電流ｉを
フィルタ１に返してやれば、フィルタ１の容量Ｃｆに比
例した相互コンダクタンスｇｍが得られる。このときの
フィルタのカットオフ周波数ｆは次式となる。
もｇｍの値が自動的にバラツキを補正する方向に修正さ
れ、結果としてカットオフ周波数ｆの値は一定となり、
精度の高い容量、抵抗内蔵のフィルタを作ることができ
る。
れ、結果としてカットオフ周波数ｆの値は一定となり、
精度の高い容量、抵抗内蔵のフィルタを作ることができ
る。
以上説明したように本発明は、三角波発生器、ピークホ
ールド回路、基準クロック回路、負帰還増幅器、基準電
圧源を付加して内蔵した容量値のバラツキに比例した電
流を得るような定電流源を設けることにより、容量と抵
抗とを内蔵したにもかかわらず、高精度のフィルタを得
ることができるという効果を有する。
ールド回路、基準クロック回路、負帰還増幅器、基準電
圧源を付加して内蔵した容量値のバラツキに比例した電
流を得るような定電流源を設けることにより、容量と抵
抗とを内蔵したにもかかわらず、高精度のフィルタを得
ることができるという効果を有する。
第１図は、本発明の一実施例のブロック図、第２図は従
来例の回路ブロック図である。 １・・・フィルタ、２・・・定電流源、３・・・信号入
力端子、４・・・信号出力端子、５・・・負帰還増幅器
、６・・・三角波発生器、７・・・ピークホールド回路
、８・・・基準クロック回路、９・・・基準電圧源。
来例の回路ブロック図である。 １・・・フィルタ、２・・・定電流源、３・・・信号入
力端子、４・・・信号出力端子、５・・・負帰還増幅器
、６・・・三角波発生器、７・・・ピークホールド回路
、８・・・基準クロック回路、９・・・基準電圧源。
Claims (1)
- 容量と抵抗とを内蔵し定電流源からの出力電流によっ
て制御されるフィルタを含む半導体集積回路において、
基準クロック発生器と、この基準クロック発生器からの
基準クロックと制御電圧と前記容量とにより作り出され
る信号により三角波を発生する三角波発生器と、この三
角波発生器からの三角波のピークを保持するピークホー
ルド回路と、このピークホールド回路のピーク保持した
電圧を基準電圧源の電圧と等しくするように制御して前
記制御電圧を出力する負帰還増幅器とを備え、前記ピー
ク保持電圧により前記定電流源の出力電流値が決定され
るようにしたことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26420190A JPH04142107A (ja) | 1990-10-02 | 1990-10-02 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26420190A JPH04142107A (ja) | 1990-10-02 | 1990-10-02 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04142107A true JPH04142107A (ja) | 1992-05-15 |
Family
ID=17399893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26420190A Pending JPH04142107A (ja) | 1990-10-02 | 1990-10-02 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04142107A (ja) |
-
1990
- 1990-10-02 JP JP26420190A patent/JPH04142107A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03259611A (ja) | アクティブ・フィルタ | |
| JPS59184924A (ja) | 電流源装置 | |
| EP0358122B1 (de) | Temperatursensor | |
| JPH01318308A (ja) | 対数増幅器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH06103328B2 (ja) | 比率測定回路及び装置 | |
| JPS5894219A (ja) | フイルタ回路 | |
| JP3012281B2 (ja) | 混成集積回路の機能トリミング方法 | |
| JP3232743B2 (ja) | フィルタ自動調整回路および基準電流発生回路 | |
| JPH05333069A (ja) | 電気抵抗測定方法 | |
| JP3123581B2 (ja) | 高速複合反転増幅器 | |
| JPH02244309A (ja) | 微小電流源 | |
| GB2220092A (en) | Integrating circuit | |
| KR0135461B1 (ko) | 높은 입력 임피던스를 갖는 증폭회로 | |
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JP3012280B2 (ja) | 混成集積回路の機能トリミング方法 | |
| JPH09326645A (ja) | 演算増幅器回路 | |
| SU769632A1 (ru) | Аналоговое запоминающее устройство | |
| JPH06140874A (ja) | インピーダンス変換回路 | |
| JP2550416B2 (ja) | クランプ回路 | |
| JPH0234489B2 (ja) | ||
| JPH01162407A (ja) | 電圧・電流変換回路 | |
| JPS61156915A (ja) | 閾値切替え回路 | |
| JPS63236178A (ja) | 掛算回路 | |
| JPH03242010A (ja) | バイアス調整回路 |