JPH04143669A - 波形解析装置 - Google Patents
波形解析装置Info
- Publication number
- JPH04143669A JPH04143669A JP2267680A JP26768090A JPH04143669A JP H04143669 A JPH04143669 A JP H04143669A JP 2267680 A JP2267680 A JP 2267680A JP 26768090 A JP26768090 A JP 26768090A JP H04143669 A JPH04143669 A JP H04143669A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- converter
- delay
- signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像バースト信号等の周波数や周期の測定を
行なうために用いる波形解析装置に関する。
行なうために用いる波形解析装置に関する。
従来の技術
従来、メガへルツオーダーの信号の周波数を短時間に、
かつ高精度で測定するには、高価な周波数カウンタを使
用するか、または超ロングメモリを備えたディジタルオ
シロスコープを使用している。
かつ高精度で測定するには、高価な周波数カウンタを使
用するか、または超ロングメモリを備えたディジタルオ
シロスコープを使用している。
第３図は従来のディジタルオシロスコープを示す概略ブ
ロック図である。
ロック図である。
第３図に示すように、測定信号をＡ／Ｄ変換器３１にお
いて、サンプリングクロック発生回路３２で作られるク
ロックに同期してディジタル値に変換する。変換された
ディジタルデータを長時間メモリ３３に蓄える。そして
、ＣＰＵ（中央演算処理装置）３４により長時間メモリ
３３のデータから波形の最大、最小値を検出することに
より、測定信号の周波数や周期を算出することができる
。
いて、サンプリングクロック発生回路３２で作られるク
ロックに同期してディジタル値に変換する。変換された
ディジタルデータを長時間メモリ３３に蓄える。そして
、ＣＰＵ（中央演算処理装置）３４により長時間メモリ
３３のデータから波形の最大、最小値を検出することに
より、測定信号の周波数や周期を算出することができる
。
発明が解決しようとする課題
しかしながら、上記従来のディジタルオシロスコープで
は、以下の問題がある。例えば、周波数３．５７９．５
４５Ｈ，の信号を段差±１５ｎｓで測定する場合につい
て考察する。３．５７９゜５４５七±１５Ｈｚは３．５
７９．５３０＆から３．５７９．５６０）１ｚであるの
で、周期的には次の（１）式のようになる。
は、以下の問題がある。例えば、周波数３．５７９．５
４５Ｈ，の信号を段差±１５ｎｓで測定する場合につい
て考察する。３．５７９゜５４５七±１５Ｈｚは３．５
７９．５３０＆から３．５７９．５６０）１ｚであるの
で、周期的には次の（１）式のようになる。
２７９、３６３９４ｎｓ≦ｔ≦２７９．３６６２２ｎｓ
−＜１）Ｉｏｎｓの分解能を有するディジタルオ
シロスコープを用いて上記（１１式の精度を満たす測定
を行なうには、１００，０００回分の波形を取り込んで
見かけ上の波形周期を次の（２）式で示すＴに置き換え
る必要がある。
−＜１）Ｉｏｎｓの分解能を有するディジタルオ
シロスコープを用いて上記（１１式の精度を満たす測定
を行なうには、１００，０００回分の波形を取り込んで
見かけ上の波形周期を次の（２）式で示すＴに置き換え
る必要がある。
２７、９３６．３９４ｎｓ≦Ｔ≦２．７９３６．６２２
ｎｓ −＝ （２）したがって、上記（２）式で示す
時間だけ連続して波形を蓄えるためには、約２・８ｎバ
イトの長時間メモリ３３を必要とし、コストの面で難点
がある。また、取り込んだ波形に対し、ＣＰＵ３４が周
波数演算を行なうのに多くの時間を要し、したがって、
測定に多くの時間を要するなどの問題がある。
ｎｓ −＝ （２）したがって、上記（２）式で示す
時間だけ連続して波形を蓄えるためには、約２・８ｎバ
イトの長時間メモリ３３を必要とし、コストの面で難点
がある。また、取り込んだ波形に対し、ＣＰＵ３４が周
波数演算を行なうのに多くの時間を要し、したがって、
測定に多くの時間を要するなどの問題がある。
本発明は、上記従来の問題を解決するものであり、低コ
スト化を図ることができると共に、測定時間の短縮を図
ることができるようにした波形解析装置を提供すること
を目的とするものである。
スト化を図ることができると共に、測定時間の短縮を図
ることができるようにした波形解析装置を提供すること
を目的とするものである。
課題を解決するための手段
本発明は、上記目的を達成するために、測定信号を分周
する分周器と、この分周器の出力信号をディジタル信号
に変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器でディジ
タル変換する時間を遅延するための時間が設定されるデ
ィレィカウンタと、このディレィカウンタの設定遅延時
間経過後、上記Ａ／Ｄ変換器でサンプリングしながら変
換したディジタル信号を蓄えるメモリと、上記ディレィ
カッタに遅延時間を設定し、上記メモリに蓄えたデータ
により波形の周期、若しくはは周波数を計測するＣＰＵ
とを備えたものである。
する分周器と、この分周器の出力信号をディジタル信号
に変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器でディジ
タル変換する時間を遅延するための時間が設定されるデ
ィレィカウンタと、このディレィカウンタの設定遅延時
間経過後、上記Ａ／Ｄ変換器でサンプリングしながら変
換したディジタル信号を蓄えるメモリと、上記ディレィ
カッタに遅延時間を設定し、上記メモリに蓄えたデータ
により波形の周期、若しくはは周波数を計測するＣＰＵ
とを備えたものである。
作用
したがって、本発明によれば、測定信号を分周器で測定
すべき精度が必要な周期分だけ分周し、その分周された
信号の大部分をディレィカウンタで計測し、残りの部分
のみに限定してＡ／Ｄ変換器でディジタル変換してメモ
リに取り込むようにしているので、メモリ容量を少なく
し、ＣＰＵによる演算の負担を軽減しながら精度の高い
周波数や周期を計測することができる。
すべき精度が必要な周期分だけ分周し、その分周された
信号の大部分をディレィカウンタで計測し、残りの部分
のみに限定してＡ／Ｄ変換器でディジタル変換してメモ
リに取り込むようにしているので、メモリ容量を少なく
し、ＣＰＵによる演算の負担を軽減しながら精度の高い
周波数や周期を計測することができる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例における波形解析装置を示す
概略ブロック図である。
概略ブロック図である。
第１図において、１０は測定信号１１の入力端子、１２
は入力端子１０から測定信号１１が入力され、トリガパ
ルスを出力するトリが回路、１３はトリガ回路１２の出
力であるトリガパルスをカウントする分周器、１４は入
力端子１０からの測定信号１１と分周器１３のカウント
出力を選択するセレクタ、１５はセレクタ１４の出力信
号をディジタル信号に変換するＡ／Ｄ変換器、１６は変
換されたディジタル信号を蓄えるアクイジションメモリ
、１７はＡ／Ｄ変換器１５でＡ／Ｄ変換するための遅延
時間が設定され、サンプリング周波数と同程度、若しく
はそれ以上の分解能を持つディレィカウンタ、１８はサ
ンプリングクロックをＡ／Ｄ変換器１５とデイレイカウ
ント１７に供給するサンプリングクロック発生器、１９
はディレィカウンタ１７にカウント値を設定すると共に
、アクイジションメモリ１６内に取り込まれたデータを
もとに測定信号１１の周波数や周期を計算するＣＰＵ（
中央演算処理装置）である。
は入力端子１０から測定信号１１が入力され、トリガパ
ルスを出力するトリが回路、１３はトリガ回路１２の出
力であるトリガパルスをカウントする分周器、１４は入
力端子１０からの測定信号１１と分周器１３のカウント
出力を選択するセレクタ、１５はセレクタ１４の出力信
号をディジタル信号に変換するＡ／Ｄ変換器、１６は変
換されたディジタル信号を蓄えるアクイジションメモリ
、１７はＡ／Ｄ変換器１５でＡ／Ｄ変換するための遅延
時間が設定され、サンプリング周波数と同程度、若しく
はそれ以上の分解能を持つディレィカウンタ、１８はサ
ンプリングクロックをＡ／Ｄ変換器１５とデイレイカウ
ント１７に供給するサンプリングクロック発生器、１９
はディレィカウンタ１７にカウント値を設定すると共に
、アクイジションメモリ１６内に取り込まれたデータを
もとに測定信号１１の周波数や周期を計算するＣＰＵ（
中央演算処理装置）である。
以上の構成において、以下、その動作について第２図に
示すタイミングチャートを参照しながら説明する。
示すタイミングチャートを参照しながら説明する。
入力端子１０からの測定信号１１がトリガ回路１２に入
力すると、このトリガ回路１２はトリガパルスを出力す
る。分周器１３はトリガパルスを分周し、その分周信号
をセレクタ１４を介して送出する。Ａ／Ｄ変換器１５で
はＣＰＵ１９によりディレィカウンタ１７に設定された
遅延時間だけ待って上記分周信号をサンプリングしなが
らＡ／Ｄ変換し、アクイジションメモリ１６に蓄える。
力すると、このトリガ回路１２はトリガパルスを出力す
る。分周器１３はトリガパルスを分周し、その分周信号
をセレクタ１４を介して送出する。Ａ／Ｄ変換器１５で
はＣＰＵ１９によりディレィカウンタ１７に設定された
遅延時間だけ待って上記分周信号をサンプリングしなが
らＡ／Ｄ変換し、アクイジションメモリ１６に蓄える。
ＣＰＵ１９はアクイジションメモリ１６に蓄えられたデ
ータから分周器１３の出力の一周期の終りを検索する。
ータから分周器１３の出力の一周期の終りを検索する。
このように、上記実施例によれば、測定信号１１を分周
器１３で測定すべき精度が必要な周期分だけ分周し、そ
の分周された信号の大部分をディレィカウンタ１７で計
測し、残りの部分のみに限定してＡ／Ｄ変換器１５でデ
ィジタル変換してアクイジションメモリ１６に取り込む
ようにしているので、メモリ容量を少なくし、ＣＰＵ１
９による演算の負担を軽減しながら精度の高い周波数お
よび周期の計測を行なうことができる。
器１３で測定すべき精度が必要な周期分だけ分周し、そ
の分周された信号の大部分をディレィカウンタ１７で計
測し、残りの部分のみに限定してＡ／Ｄ変換器１５でデ
ィジタル変換してアクイジションメモリ１６に取り込む
ようにしているので、メモリ容量を少なくし、ＣＰＵ１
９による演算の負担を軽減しながら精度の高い周波数お
よび周期の計測を行なうことができる。
発明の詳細
な説明したように本発明によれば、測定信号を分周器で
測定すべき精度が必要な周期分だけ分周し、その分周さ
れた信号の大部分をディレィカウンタで計測し、残りの
部分のみに限定してＡ′Ｄ変換器でディジタル変換して
メモリに取り込むようにしているので、メモリ容量を少
なくし、ＣＰＵによる演算の負担を軽減しながら精度の
高い周波数や周期を計測することができる。したがって
、低コスト化を図ることができると共に、測定時間の短
縮を図ることができる。
測定すべき精度が必要な周期分だけ分周し、その分周さ
れた信号の大部分をディレィカウンタで計測し、残りの
部分のみに限定してＡ′Ｄ変換器でディジタル変換して
メモリに取り込むようにしているので、メモリ容量を少
なくし、ＣＰＵによる演算の負担を軽減しながら精度の
高い周波数や周期を計測することができる。したがって
、低コスト化を図ることができると共に、測定時間の短
縮を図ることができる。
第１図は本発明の一実施例における波形解析装置を示す
概略ブロック図、第２図は上記実施例の動作説明用のタ
イミングチャート、第３図は従来のディジタルオシロス
コープを示す概略ブロック図である。
概略ブロック図、第２図は上記実施例の動作説明用のタ
イミングチャート、第３図は従来のディジタルオシロス
コープを示す概略ブロック図である。
Claims (1)
- 測定信号を分周する分周器と、この分周器の出力信号
をディジタル信号に変換するＡ／Ｄ変換器と、このＡ／
Ｄ変換器でディジタル変換する時間を遅延するための時
間が設定されるディレィカウンタと、このディレィカウ
ンタの設定遅延時間経過後、上記Ａ／Ｄ変換器でサンプ
リングしながら変換したディジタル信号を蓄えるメモリ
と、上記ディレィカッタに遅延時間を設定し、上記メモ
リに蓄えたデータにより波形の周期、若しくは周波数を
計測するＣＰＵとを備えた波形解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2267680A JPH04143669A (ja) | 1990-10-04 | 1990-10-04 | 波形解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2267680A JPH04143669A (ja) | 1990-10-04 | 1990-10-04 | 波形解析装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04143669A true JPH04143669A (ja) | 1992-05-18 |
Family
ID=17448041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2267680A Pending JPH04143669A (ja) | 1990-10-04 | 1990-10-04 | 波形解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04143669A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100900593B1 (ko) * | 2002-06-18 | 2009-06-02 | 김칠수 | 주파수 변환을 이용한 정밀 시간 측정 방법 |
-
1990
- 1990-10-04 JP JP2267680A patent/JPH04143669A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100900593B1 (ko) * | 2002-06-18 | 2009-06-02 | 김칠수 | 주파수 변환을 이용한 정밀 시간 측정 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694244A (en) | Apparatus for random repetitive sampling | |
| US5886660A (en) | Time-to-digital converter using time stamp extrapolation | |
| JPS5934164A (ja) | 波形取込装置 | |
| JP2001289892A (ja) | ジッタ測定装置及びその方法 | |
| US5315627A (en) | Pseudo-random repetitive sampling of a signal | |
| US4514835A (en) | Device for measuring time intervals between a plurality of successive events | |
| JPH04143669A (ja) | 波形解析装置 | |
| JPS624971B2 (ja) | ||
| JP3236710B2 (ja) | 実効値等の測定装置 | |
| JPS61207973A (ja) | 相関式時間差計 | |
| JPH0633427Y2 (ja) | ジッタ測定装置 | |
| JP3284146B2 (ja) | 波形データ演算装置 | |
| SU1474564A1 (ru) | Способ измерени отношени сигнал/шум | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JPH021566A (ja) | 周期測定装置 | |
| JPH0426372U (ja) | ||
| JP3047264B2 (ja) | 時間計測装置 | |
| JPH05273245A (ja) | メタステーブル状態検出装置 | |
| SU1509753A1 (ru) | Устройство дл измерени частоты электрического сигнала | |
| JPH0621026Y2 (ja) | 信号波形表示装置 | |
| JPH0745025Y2 (ja) | パルスのデュティ比測定器 | |
| SU746317A2 (ru) | Анализатор распределений веро тностей временных интервалов между соседними выбросами случайных процессов | |
| JPH0678873U (ja) | デューティ比測定回路 | |
| JPS6129671B2 (ja) | ||
| SU1420547A1 (ru) | Цифровой фазометр |