JPH0414405B2 - - Google Patents
Info
- Publication number
- JPH0414405B2 JPH0414405B2 JP2553483A JP2553483A JPH0414405B2 JP H0414405 B2 JPH0414405 B2 JP H0414405B2 JP 2553483 A JP2553483 A JP 2553483A JP 2553483 A JP2553483 A JP 2553483A JP H0414405 B2 JPH0414405 B2 JP H0414405B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- pair
- switch group
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
Landscapes
- Digital Magnetic Recording (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はキヤツシユカード等の磁気カード読み
書き装置の書き込み磁気ヘツド等のコイルに電流
を供給する駆動装置に関するものである。
書き装置の書き込み磁気ヘツド等のコイルに電流
を供給する駆動装置に関するものである。
従来例の構成とその問題点
一般に磁気カード読み書き装置は、磁気カード
の磁気記録帯に情報を記録するために設けられた
書き込み磁気ヘツドに、双方向の記録電流を供給
する方法としてトランジスタ・ブリツヂ回路が用
いられる。このトランジスタ・ブリツヂ回路のト
ランジスタ群を、シーケンシヤルにスイツチ動作
させるために、前記トランジスタ群にバイアス電
流を供給するドライブ回路が必要となる。従来は
前記ドライブ回路に、相補型MOS.FET回路や、
オープンコレクタ型TTL回路を用いたが、書き
込み磁気ヘツドの駆動回路が複雑で構成部品点数
も多く高価格となる欠点があつた。
の磁気記録帯に情報を記録するために設けられた
書き込み磁気ヘツドに、双方向の記録電流を供給
する方法としてトランジスタ・ブリツヂ回路が用
いられる。このトランジスタ・ブリツヂ回路のト
ランジスタ群を、シーケンシヤルにスイツチ動作
させるために、前記トランジスタ群にバイアス電
流を供給するドライブ回路が必要となる。従来は
前記ドライブ回路に、相補型MOS.FET回路や、
オープンコレクタ型TTL回路を用いたが、書き
込み磁気ヘツドの駆動回路が複雑で構成部品点数
も多く高価格となる欠点があつた。
発明の目的
本発明は上記の欠点を解消するものであり、装
置の簡略化をはかることを目的とするものであ
る。
置の簡略化をはかることを目的とするものであ
る。
発明の構成
前記目的を達成するため本発明は、PNP型、
NPN型の相補型トランジスタ群によるトランジ
スタ・ブリツヂ回路を基本構成とし、前記相補型
トランジスタ群のうちPNP型トランジスタのバ
イアス電流を、相対する相補型トランジスタの
NPN型トランジスタのコレクタから供給するよ
うに構成して、相対する相補型トランジスタの
PNP型トランジスタのコレクタ間に書き込み磁
気ヘツドを接続した構成とすることによつて、前
記トランジスタ・ブリツヂ回路にバイアス電流を
供給する回路を大巾に簡略化することが可能とな
り、かつインダクテイブな書き込み磁気ヘツドの
電流スイツチング動作に共なう誘導性起電圧によ
り、PNP型トランジスタのスイツチング速度の
向上が可能となる。さらに、相補型トランジスタ
のコレクタ間に抵抗を直列接続した構成にするこ
とにより、書き込み磁気ヘツド等のコイルに流れ
る電流を任意に設定することが可能となり、か
つ、相補型トランジスタへの直流電源からの過大
な電流々入が防止され、相補型トランジスタの保
護も可能となるものである。
NPN型の相補型トランジスタ群によるトランジ
スタ・ブリツヂ回路を基本構成とし、前記相補型
トランジスタ群のうちPNP型トランジスタのバ
イアス電流を、相対する相補型トランジスタの
NPN型トランジスタのコレクタから供給するよ
うに構成して、相対する相補型トランジスタの
PNP型トランジスタのコレクタ間に書き込み磁
気ヘツドを接続した構成とすることによつて、前
記トランジスタ・ブリツヂ回路にバイアス電流を
供給する回路を大巾に簡略化することが可能とな
り、かつインダクテイブな書き込み磁気ヘツドの
電流スイツチング動作に共なう誘導性起電圧によ
り、PNP型トランジスタのスイツチング速度の
向上が可能となる。さらに、相補型トランジスタ
のコレクタ間に抵抗を直列接続した構成にするこ
とにより、書き込み磁気ヘツド等のコイルに流れ
る電流を任意に設定することが可能となり、か
つ、相補型トランジスタへの直流電源からの過大
な電流々入が防止され、相補型トランジスタの保
護も可能となるものである。
実施例の説明
以下、本発明の一実施例を図面を参照しながら
説明する。
説明する。
図は本発明のコイルの駆動装置の一実施例にお
ける磁気カード書き込みヘツド駆動装置の回路図
である。
ける磁気カード書き込みヘツド駆動装置の回路図
である。
同図に示すように、トランジスタQ1とトラン
ジスタQ4、トランジスタQ2とトランジスタQ3は
各々相補型トランジスタで、抵抗R1がトランジ
スタQ1とトランジスタQ4のコレクタ間に直列接
続され、抵抗R2がトランジスタQ2とトランジス
タQ3のコレクタ間に直列接続されている。また、
トランジスタQ1とトランジスタQ2のエミツタが
直流電源Ｅのマイナス側に接続され、トランジス
タQ3とトランジスタQ4のエミツタが直流電源Ｅ
のプラス側に接続されている。書き込み磁気ヘツ
ドHDは、トランジスタQ3とトランジスタQ4のコ
レクタ間に直列接続され、トランジスタ群のスイ
ツチ動作に共ない書き込みヘツドHDに双方向の
電流が流れる。
ジスタQ4、トランジスタQ2とトランジスタQ3は
各々相補型トランジスタで、抵抗R1がトランジ
スタQ1とトランジスタQ4のコレクタ間に直列接
続され、抵抗R2がトランジスタQ2とトランジス
タQ3のコレクタ間に直列接続されている。また、
トランジスタQ1とトランジスタQ2のエミツタが
直流電源Ｅのマイナス側に接続され、トランジス
タQ3とトランジスタQ4のエミツタが直流電源Ｅ
のプラス側に接続されている。書き込み磁気ヘツ
ドHDは、トランジスタQ3とトランジスタQ4のコ
レクタ間に直列接続され、トランジスタ群のスイ
ツチ動作に共ない書き込みヘツドHDに双方向の
電流が流れる。
一方、トランジスタQ3のベースとトランジス
タQ1のコレクタ間には、バイアス電流供給回路
RB２が直列接続され、トランジスタQ4のベース
とトランジスタQ2のコレクタ間にもバイアス電
流供給回路RB１が直列接続されている。ここで
RB１，RB２はそれぞれ抵抗もしくは抵抗とコ
ンデンサの並列回路である。さらにトランジスタ
Q1とトランジスタQ2のベースには、各々バイア
ス電流を供給するドライブ回路DC１，DC２が接
続され、トランジスタQ1とトランジスタQ2は、
外部回路（図示せず）からの信号Ｓ１，Ｓ２によ
つてスイツチ動作を行なう。
タQ1のコレクタ間には、バイアス電流供給回路
RB２が直列接続され、トランジスタQ4のベース
とトランジスタQ2のコレクタ間にもバイアス電
流供給回路RB１が直列接続されている。ここで
RB１，RB２はそれぞれ抵抗もしくは抵抗とコ
ンデンサの並列回路である。さらにトランジスタ
Q1とトランジスタQ2のベースには、各々バイア
ス電流を供給するドライブ回路DC１，DC２が接
続され、トランジスタQ1とトランジスタQ2は、
外部回路（図示せず）からの信号Ｓ１，Ｓ２によ
つてスイツチ動作を行なう。
なお、トランジスタQ1，Q2，Q3及びQ4のコレ
クタとエミツタ間には、各々ダイオードD1，D2，
D3及びD4が並列に接続されており、トランジス
タの保護を行なう。
クタとエミツタ間には、各々ダイオードD1，D2，
D3及びD4が並列に接続されており、トランジス
タの保護を行なう。
以下、上記装置の動作の説明を行なう。まず信
号S1によつてトランジスタQ1がスイツチ“ON”
状態で、信号S2によつてトランジスタQ2がスイ
ツチ“OFF”状態とすれば、トランジスタQ3に
はバイアス電流供給回路RB２からバイア電流が
供給され、トランジスタQ3はスイツチ“ON”状
態となる。
号S1によつてトランジスタQ1がスイツチ“ON”
状態で、信号S2によつてトランジスタQ2がスイ
ツチ“OFF”状態とすれば、トランジスタQ3に
はバイアス電流供給回路RB２からバイア電流が
供給され、トランジスタQ3はスイツチ“ON”状
態となる。
一方、トランジスタQ2はスイツチ“OFF”、ト
ランジスタQ3はスイツチ“ON”状態であるか
ら、トランジスタQ4にはバイアス電流が流れず
トランジスタQ4はスイツチ“OFF”の状態であ
る。したがつて、書き込みヘツドHDの電流は、
直流電源ＥからトランジスタQ3、書き込みヘツ
ドHD、抵抗R1、トランジスタQ1の順に通り直流
電源Ｅに流れ込む。
ランジスタQ3はスイツチ“ON”状態であるか
ら、トランジスタQ4にはバイアス電流が流れず
トランジスタQ4はスイツチ“OFF”の状態であ
る。したがつて、書き込みヘツドHDの電流は、
直流電源ＥからトランジスタQ3、書き込みヘツ
ドHD、抵抗R1、トランジスタQ1の順に通り直流
電源Ｅに流れ込む。
上記のように書き込みヘツドHDは、図でいえ
ば左方向の電流が流れることになる。次に、信号
S1と信号S2の状態が変化して、トランジスタQ1
がスイツチ“OFF”、トランジスタQ2がスイツチ
“ON”状態に反転したとすれば、トランジスタ
Q4はバイアス電流供給回路RB１によつてバイア
スされ、トランジスタQ4はスイツチ“ON”状態
となり、トランジスタQ1がスイツチ“OFF”、ト
ランジスタQ4がスイツチ“ON”となることによ
つて、トランジスタQ3はバイアスされなくなり、
トランジスタQ3はスイツチ“OFF”となる。し
たがつて、電流が直流電源Ｅからトランジスタ
Q4、書き込みヘツドHD、抵抗R2、トランジスタ
Q2、直流電源Ｅの順で流れることになり、書き
込みHDに図でいえば右方向の電流が流れる。こ
の場合、バイアス供給回路RB２の回路構成、つ
まり抵抗とコンデンサの並列回路とすることによ
つては、トランジスタQ3のベースに逆方向バイ
アスを印加するこができ、トランジスタQ3がス
イツチ“OFF”に変化する時間を短縮すること
が可能である。同様にバイアス供給回路RB１の
回路構成、つまり抵抗とコンデンサの並列回路と
することによつてトランジスタQ4がスイツチ
“OFF”に変化する時間を短縮できる。又、信号
S1，S2によつてトランジスタQ1とトランジスタ
Q2をスイツチ“OFF”状態にすれば、トランジ
スタQ3とトランジスタQ4もスイツチ“OFF”と
なり、書き込みヘツドHDには電流が流れなくな
る。
ば左方向の電流が流れることになる。次に、信号
S1と信号S2の状態が変化して、トランジスタQ1
がスイツチ“OFF”、トランジスタQ2がスイツチ
“ON”状態に反転したとすれば、トランジスタ
Q4はバイアス電流供給回路RB１によつてバイア
スされ、トランジスタQ4はスイツチ“ON”状態
となり、トランジスタQ1がスイツチ“OFF”、ト
ランジスタQ4がスイツチ“ON”となることによ
つて、トランジスタQ3はバイアスされなくなり、
トランジスタQ3はスイツチ“OFF”となる。し
たがつて、電流が直流電源Ｅからトランジスタ
Q4、書き込みヘツドHD、抵抗R2、トランジスタ
Q2、直流電源Ｅの順で流れることになり、書き
込みHDに図でいえば右方向の電流が流れる。こ
の場合、バイアス供給回路RB２の回路構成、つ
まり抵抗とコンデンサの並列回路とすることによ
つては、トランジスタQ3のベースに逆方向バイ
アスを印加するこができ、トランジスタQ3がス
イツチ“OFF”に変化する時間を短縮すること
が可能である。同様にバイアス供給回路RB１の
回路構成、つまり抵抗とコンデンサの並列回路と
することによつてトランジスタQ4がスイツチ
“OFF”に変化する時間を短縮できる。又、信号
S1，S2によつてトランジスタQ1とトランジスタ
Q2をスイツチ“OFF”状態にすれば、トランジ
スタQ3とトランジスタQ4もスイツチ“OFF”と
なり、書き込みヘツドHDには電流が流れなくな
る。
以上のように、信号S1，S2でトランジスタQ1，
Q2のスイツチ状態を変えることにより、書き込
み磁気ヘツドHDに双方向の電流を流したり、電
流をしや断したりすることができる。
Q2のスイツチ状態を変えることにより、書き込
み磁気ヘツドHDに双方向の電流を流したり、電
流をしや断したりすることができる。
発明の効果
以上のように本発明は、PNP型トランジスタ
のバイアス電流を、相対する相補型トランジスタ
のうちNPN型トランジスタのコレクタから供給
するよう構成したことにより、トランジスタ・ブ
リツヂ回路をドライブする回路を大巾に簡略化す
るとが可能となり、さらに、相補型トランジスタ
のコレクタ間に抵抗を直列に接続することによ
り、コイル電流を任意に設定できるとともに、相
補型トランジスタへの過大電流の流入を防止しト
ランジスタの保護も可能にしている等、その効果
は大なるものである。
のバイアス電流を、相対する相補型トランジスタ
のうちNPN型トランジスタのコレクタから供給
するよう構成したことにより、トランジスタ・ブ
リツヂ回路をドライブする回路を大巾に簡略化す
るとが可能となり、さらに、相補型トランジスタ
のコレクタ間に抵抗を直列に接続することによ
り、コイル電流を任意に設定できるとともに、相
補型トランジスタへの過大電流の流入を防止しト
ランジスタの保護も可能にしている等、その効果
は大なるものである。
図は本発明の一実施例におけるコイルの駆動装
置の回路図である。 Q1，Q2……NPN型トランジスタ、Q3，Q4……
PNP型トランジスタ、HD……書き込み磁気ヘツ
ド、RB１，RB２……バイアス電流供給回路、
R1，R2……抵抗。
置の回路図である。 Q1，Q2……NPN型トランジスタ、Q3，Q4……
PNP型トランジスタ、HD……書き込み磁気ヘツ
ド、RB１，RB２……バイアス電流供給回路、
R1，R2……抵抗。
Claims (1)
- 【特許請求の範囲】 １ １対の相補型トランジスタ素子を直列接続し
た第１のスイツチ素子群と、 前記第１のスイツチ群と同様に１対の相補型ト
ランジスタ素子を直列接続し前記第１のスイツチ
群と並列に直流電源に接続された第２のスイツチ
群と、 前記第１のスイツチ群を構成する１対のトラン
ジスタの接点と前記第２のスイツチ群を構成する
１対のトランジスタの接点との間に接続されたコ
イルと、 前記第１、第２のスイツチ群の各々における直
流電源の一方の電位側に接続された各トランジス
タのスイツチング制御を行う制御手段と、 前記第１のスイツチ群における直流電源の他方
の電位側に接続されたトランジスタに対して、前
記第２のスイツチ群を構成する１対のトランジス
タの接点の電位によつてバイアス電流を供給する
第１バイアス電流供給回路と、 前記第２のスイツチ群における直流電源の他方
の電位側に接続されたトランジスタに対して、前
記第１のスイツチ群を構成する１対のトランジス
タの接点の電位によつてバイアス電流を供給する
第２バイアス電流供給回路と、 を有することを特徴とするコイルの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58025534A JPS59151308A (ja) | 1983-02-17 | 1983-02-17 | コイルの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58025534A JPS59151308A (ja) | 1983-02-17 | 1983-02-17 | コイルの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59151308A JPS59151308A (ja) | 1984-08-29 |
| JPH0414405B2 true JPH0414405B2 (ja) | 1992-03-12 |
Family
ID=12168680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58025534A Granted JPS59151308A (ja) | 1983-02-17 | 1983-02-17 | コイルの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59151308A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0618048B2 (ja) * | 1985-04-30 | 1994-03-09 | 富士通株式会社 | 磁気ヘツド駆動回路 |
| JPS63140405A (ja) * | 1986-12-03 | 1988-06-13 | Sony Corp | 記録ヘツド駆動回路 |
-
1983
- 1983-02-17 JP JP58025534A patent/JPS59151308A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59151308A (ja) | 1984-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960014972A (ko) | 기록 드라이버 회로 | |
| JPS6077072U (ja) | デイスクプレ−ヤのタ−ンテ−ブル回転駆動装置 | |
| JPH0638541A (ja) | 誘導性負荷にかかる過渡電圧の制御方法および誘導性負荷を駆動するブリッジ回路 | |
| JPS6131521B2 (ja) | ||
| JPH0775043B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| JPH0414405B2 (ja) | ||
| JP3613595B2 (ja) | 磁気ヘッド駆動回路 | |
| JPH10302208A (ja) | 磁気誘導書込みヘッド用の高速書き込みドライバ | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| US4524399A (en) | Magnetic disk memory power supply | |
| JP2647645B2 (ja) | 磁気記録装置 | |
| JPH0697486B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| SU741462A1 (ru) | Устройство коммутации универсальной магнитной головки | |
| JPS59154614A (ja) | 電流駆動回路 | |
| JPS59195995U (ja) | ステツピングモ−タ駆動装置 | |
| JP2543942Y2 (ja) | 磁気記録再生回路 | |
| SU1397965A1 (ru) | Устройство дл магнитной записи и воспроизведени | |
| JPH03176848A (ja) | Ｖｔｒコントロールヘツドドライバー | |
| JPS59141205A (ja) | ソレノイドの駆動回路 | |
| JPH03185605A (ja) | 記録電流駆動回路のヘッド端子電位制御方法およびその回路 | |
| JPH01196705A (ja) | 磁気ヘッド用増幅器の切換装置 | |
| KR950004106A (ko) | 자기 기록 장치용 기록 회로 | |
| JPH07254105A (ja) | 磁気書き込み装置 | |
| JPS63314190A (ja) | 直流モ−タの駆動装置 | |
| JPS61135391A (ja) | 直流モ−タの回転制御装置 |