JPH04144299A - セラミック多層配線基板のスルーホール構造 - Google Patents
セラミック多層配線基板のスルーホール構造Info
- Publication number
- JPH04144299A JPH04144299A JP26891590A JP26891590A JPH04144299A JP H04144299 A JPH04144299 A JP H04144299A JP 26891590 A JP26891590 A JP 26891590A JP 26891590 A JP26891590 A JP 26891590A JP H04144299 A JPH04144299 A JP H04144299A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- ceramic multilayer
- hole
- signals
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 2
- 239000011230 binding agent Substances 0.000 abstract description 3
- 239000002002 slurry Substances 0.000 abstract description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- 238000007606 doctor blade method Methods 0.000 abstract description 2
- 239000003960 organic solvent Substances 0.000 abstract description 2
- 239000000843 powder Substances 0.000 abstract description 2
- 238000010304 firing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005266 casting Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はセラミック多層配線基板に関し、特にそのスル
ーホールの構造に関する。
ーホールの構造に関する。
従来、セラミック多層配線基板におけるスルーホールの
構造は、第２図に示したように単一の大きさのスルーホ
ール、即ち電源・接地スルーホール２１と信号スルーホ
ール２２を有している構造であった。
構造は、第２図に示したように単一の大きさのスルーホ
ール、即ち電源・接地スルーホール２１と信号スルーホ
ール２２を有している構造であった。
例えば基板の大きさを１５０Ｘ１５０ｍｍとすると、シ
ート全体のスルーホール数は計約２０００個であり、こ
のうち各種の論理回路信号用の約１０００本と残りの電
源及び接地用の約１０００本はスルーホールの直径が０
．２５ｍｍで同一の大きさである。これらが第２図のよ
うに２．５５ｍｍの千鳥状格子に乗った設計になってい
る。
ート全体のスルーホール数は計約２０００個であり、こ
のうち各種の論理回路信号用の約１０００本と残りの電
源及び接地用の約１０００本はスルーホールの直径が０
．２５ｍｍで同一の大きさである。これらが第２図のよ
うに２．５５ｍｍの千鳥状格子に乗った設計になってい
る。
従来のセラミック多層配線基板は、さらなる高密度化、
特に信号用スルーホールの数を増やす必要性がある。し
かしこのままスルーホール間に新しく同一径のスルーホ
ールを設けると、グリーンシートへのストレスが増大し
形成が困難になる。
特に信号用スルーホールの数を増やす必要性がある。し
かしこのままスルーホール間に新しく同一径のスルーホ
ールを設けると、グリーンシートへのストレスが増大し
形成が困難になる。
またマイグレーション効果等による絶縁不良を起こす恐
れがあり、信頼性上の問題がある。これを解決するには
スルーホールの径を小さくすることが考えられるが、信
号用スルーホールに比較して電源及び接地用スルーホー
ルはある程度の電流容量が必要であり、これ以上径を小
さくできない状況にある。
れがあり、信頼性上の問題がある。これを解決するには
スルーホールの径を小さくすることが考えられるが、信
号用スルーホールに比較して電源及び接地用スルーホー
ルはある程度の電流容量が必要であり、これ以上径を小
さくできない状況にある。
換言すると上述した従来の単一の大きさのスルーホール
構造のまま、基板表面の実装密度をさらに大きくするた
めスルーホールの数を増やすには、グリーンシートへの
スルーホール形成時のストレス等の影響を考慮し径を小
さくすることが必要である。しかしこの方法は電源や接
地スルーホールの導通抵抗が大きくなり、同一目的のス
ルーホールをいくつか設けるなどの方法をとらなければ
ならなくなり、実装密度向上の効果が低下してしまう欠
点がある。
構造のまま、基板表面の実装密度をさらに大きくするた
めスルーホールの数を増やすには、グリーンシートへの
スルーホール形成時のストレス等の影響を考慮し径を小
さくすることが必要である。しかしこの方法は電源や接
地スルーホールの導通抵抗が大きくなり、同一目的のス
ルーホールをいくつか設けるなどの方法をとらなければ
ならなくなり、実装密度向上の効果が低下してしまう欠
点がある。
本発明のセラミック多層配線基板のスルーホールの実装
構造は、グリーンシート積層法によって製造されるセラ
ミック多層配線基板において、複数個の電源及び接地用
スルーホールと、これと比較して径の小さい信号用スル
ーホールとの二種類の径のスルーホールを有してなり、
また前記信号用スルーホールの径が前記電源及び接地用
スルーホールの径の略２分の１であるとともに、前記セ
ラミック多層配線基板上において、前記信号用スルーホ
ールの数が前記電源及び接地用スルーホールの数の少な
くとも３倍である。
構造は、グリーンシート積層法によって製造されるセラ
ミック多層配線基板において、複数個の電源及び接地用
スルーホールと、これと比較して径の小さい信号用スル
ーホールとの二種類の径のスルーホールを有してなり、
また前記信号用スルーホールの径が前記電源及び接地用
スルーホールの径の略２分の１であるとともに、前記セ
ラミック多層配線基板上において、前記信号用スルーホ
ールの数が前記電源及び接地用スルーホールの数の少な
くとも３倍である。
次に、本発明について図面を参照して説明する。なお以
下に示した数値は基板焼成後の値である。焼成時には通
常１１〜１３％程度の収縮が起こるため、焼成前の値は
１２〜１５％程度大きい。
下に示した数値は基板焼成後の値である。焼成時には通
常１１〜１３％程度の収縮が起こるため、焼成前の値は
１２〜１５％程度大きい。
第１図は本発明の一実施例として試作したセラミック多
層配線基板のスルーホール構造の平面図である。以下、
基板製造のプロセスを順を追って説明する。
層配線基板のスルーホール構造の平面図である。以下、
基板製造のプロセスを順を追って説明する。
初めにセラミックグリーンシートを作成する。
これはアルミナの粉体と固形化のためのバインダーを有
機溶剤によってスラリー化したものをドクターブレード
法によってキャスティングを行い成膜したものである。
機溶剤によってスラリー化したものをドクターブレード
法によってキャスティングを行い成膜したものである。
−例としてシート厚は０．１謙■、大きさは１５０Ｘ１
５０＋ｍである。
５０＋ｍである。
次に、このシートにスルーホールを形成する。
ここで電流容量がそれほど必要でない信号用のスルーホ
ール１２の径のみは０．１２５ｍｍとこれまでより５０
％程小さくしである。これに対して電源容量が必要な電
源及び接地用のスルーホール１１の直径は０．２５ｓ＋
ａ＋とこれまでと変わらない。
ール１２の径のみは０．１２５ｍｍとこれまでより５０
％程小さくしである。これに対して電源容量が必要な電
源及び接地用のスルーホール１１の直径は０．２５ｓ＋
ａ＋とこれまでと変わらない。
このように信号用のスルーホール１２の径のみを小さく
したことによって、グリーンシートへのストレスが減少
し、第１図のように従来同様の信号スルーホール１２間
に二本の新たな信号スルーホール１３を設けることが可
能になる。これによって信号スルーホール１２．１３は
、従来の約５倍の数に増やすことができるようになる。
したことによって、グリーンシートへのストレスが減少
し、第１図のように従来同様の信号スルーホール１２間
に二本の新たな信号スルーホール１３を設けることが可
能になる。これによって信号スルーホール１２．１３は
、従来の約５倍の数に増やすことができるようになる。
なおスルーホールは総て基板を貫通するものである。シ
ート枚数は計４０枚としである。
ート枚数は計４０枚としである。
次にスルーホール孔の中へ、粘度がよく管理された金属
ペーストを用いて厚膜印刷法による導体ペーストの埋込
み、及びシート表面への所定の配線パターンの形成を行
う。ペースト材料にはＡｕ、Ａｇ、Ａｇ−Ｐｄ、 Ｃｕ
、 Ｗ 、 Ｍｏなどが一般的だがここではＷ （タン
グステン）を用いている。
ペーストを用いて厚膜印刷法による導体ペーストの埋込
み、及びシート表面への所定の配線パターンの形成を行
う。ペースト材料にはＡｕ、Ａｇ、Ａｇ−Ｐｄ、 Ｃｕ
、 Ｗ 、 Ｍｏなどが一般的だがここではＷ （タン
グステン）を用いている。
次に、またこれらを治具を用いてずれが無いように積層
する。とくに本基板ではスルーホール径が小さくなって
いるため、特に注意が必要である。この後、熱プレス法
により一体化形成を行い積層体を造る。プレスの条件は
圧力１５０ ｋｇ／ｃ１２、温度１００℃、時間約１時
間である。基板厚は焼成前の値でほぼ３．５ｍｍである
。最後にこうしてつくられた積層体の脱バインダー焼成
を行って、セラミック多層配線基板を得る。
する。とくに本基板ではスルーホール径が小さくなって
いるため、特に注意が必要である。この後、熱プレス法
により一体化形成を行い積層体を造る。プレスの条件は
圧力１５０ ｋｇ／ｃ１２、温度１００℃、時間約１時
間である。基板厚は焼成前の値でほぼ３．５ｍｍである
。最後にこうしてつくられた積層体の脱バインダー焼成
を行って、セラミック多層配線基板を得る。
本実施例の構造によれば電源及び接地用スルーホールの
抵抗を変えないで信号用スルーホールの数を大幅に増や
し、実装密度を向上させることが可能となる。
抵抗を変えないで信号用スルーホールの数を大幅に増や
し、実装密度を向上させることが可能となる。
以上説明したように本発明は、セラミック多層配線基板
において電源及び接地用スルーホールと比較して信号用
スルーホールの径の大きさを小さくする構造によって、
電源や接地用スルーホールの導通抵抗を大きくすること
なく、実装密度を向上できる効果がある。
において電源及び接地用スルーホールと比較して信号用
スルーホールの径の大きさを小さくする構造によって、
電源や接地用スルーホールの導通抵抗を大きくすること
なく、実装密度を向上できる効果がある。
第１図は本発明の一実施例のセラミック多層配線基板の
スルーホール構造を示す平面図、第２図は従来のセラミ
ック多層配線基板の平面図である。 １１．２１・・・電源・接地スルーホール、１２゜２２
・・・信号スルーホール、１３・・・新しく設けた信号
スルーホール。
スルーホール構造を示す平面図、第２図は従来のセラミ
ック多層配線基板の平面図である。 １１．２１・・・電源・接地スルーホール、１２゜２２
・・・信号スルーホール、１３・・・新しく設けた信号
スルーホール。
Claims (3)
- １．グリーンシート積層法によって製造されるセラミッ
ク多層配線基板において、複数個の電源及び接地用スル
ーホールと、これと比較して径の小さい信号用スルーホ
ールとの二種類の径のスルーホールを有することを特徴
とするセラミック多層配線基板のスルーホール構造。 - ２．前記信号用スルーホールの径が前記電源及び接地用
スルーホールの径の略２分の１であることを特徴とする
請求項１記載のセラミック多層配線基板のスルーホール
構造。 - ３．前記セラミック多層配線基板上において、前記信号
用スルーホールの数が前記電源及び接地用スルーホール
の数の少なくとも３倍であることを特徴とする請求項１
または２記載のセラミック多層配線基板のスルーホール
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268915A JP2551221B2 (ja) | 1990-10-05 | 1990-10-05 | セラミック多層配線基板のスルーホール構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2268915A JP2551221B2 (ja) | 1990-10-05 | 1990-10-05 | セラミック多層配線基板のスルーホール構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04144299A true JPH04144299A (ja) | 1992-05-18 |
| JP2551221B2 JP2551221B2 (ja) | 1996-11-06 |
Family
ID=17465044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2268915A Expired - Fee Related JP2551221B2 (ja) | 1990-10-05 | 1990-10-05 | セラミック多層配線基板のスルーホール構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2551221B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7544899B2 (en) | 2004-12-10 | 2009-06-09 | Keihin Corporation | Printed circuit board |
| EP2086299A1 (en) * | 1999-06-02 | 2009-08-05 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| JP2016093603A (ja) * | 2016-02-10 | 2016-05-26 | 株式会社ソフイア | 遊技機 |
| JPWO2020137878A1 (ja) * | 2018-12-25 | 2021-10-28 | 京セラ株式会社 | 電子部品実装用基板および電子装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63307795A (ja) * | 1987-06-09 | 1988-12-15 | Fujitsu Ltd | プリント配線板 |
| JPH01205595A (ja) * | 1988-02-12 | 1989-08-17 | Nec Corp | セラミック多層配線基板の製造方法 |
-
1990
- 1990-10-05 JP JP2268915A patent/JP2551221B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63307795A (ja) * | 1987-06-09 | 1988-12-15 | Fujitsu Ltd | プリント配線板 |
| JPH01205595A (ja) * | 1988-02-12 | 1989-08-17 | Nec Corp | セラミック多層配線基板の製造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2086299A1 (en) * | 1999-06-02 | 2009-08-05 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US7985930B2 (en) | 1999-06-02 | 2011-07-26 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US8283573B2 (en) | 1999-06-02 | 2012-10-09 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multilayer printed circuit board |
| US8288664B2 (en) | 1999-06-02 | 2012-10-16 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multilayer printed circuit board |
| US8288665B2 (en) | 1999-06-02 | 2012-10-16 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US8745863B2 (en) | 1999-06-02 | 2014-06-10 | Ibiden Co., Ltd. | Method of manufacturing multi-layer printed circuit board |
| US8782882B2 (en) | 1999-06-02 | 2014-07-22 | Ibiden Co., Ltd. | Method of manufacturing multi-layer printed circuit board |
| US8822830B2 (en) | 1999-06-02 | 2014-09-02 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US8822828B2 (en) | 1999-06-02 | 2014-09-02 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US7544899B2 (en) | 2004-12-10 | 2009-06-09 | Keihin Corporation | Printed circuit board |
| JP2016093603A (ja) * | 2016-02-10 | 2016-05-26 | 株式会社ソフイア | 遊技機 |
| JPWO2020137878A1 (ja) * | 2018-12-25 | 2021-10-28 | 京セラ株式会社 | 電子部品実装用基板および電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2551221B2 (ja) | 1996-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0165427B1 (en) | Semiconductor package substrate and manufacturing process | |
| JPH0348495A (ja) | 多層セラミツク基板 | |
| JPH0150119B2 (ja) | ||
| US6621010B2 (en) | Multilayer integrated substrate and manufacturing method for multilayer ceramic element | |
| JP2000299560A (ja) | セラミック回路板の製造方法 | |
| JPH04144299A (ja) | セラミック多層配線基板のスルーホール構造 | |
| US4562513A (en) | Process for forming a high density metallurgy system on a substrate and structure thereof | |
| US6846375B2 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
| JPH0575263A (ja) | 多層セラミツクス基板の製造方法 | |
| JP2822811B2 (ja) | 多層配線基板の配線構造 | |
| US20240414850A1 (en) | Circuit board structure and manufacturing method thereof | |
| JPH0380596A (ja) | 多層セラミック回路基板の製造方法 | |
| JP2546455B2 (ja) | セラミック基板の構造およびその製造方法 | |
| JP4618442B2 (ja) | 電子部品の構成に用いられるシートの製造方法 | |
| JP3995294B2 (ja) | セラミック積層基板の製造方法 | |
| JPH0645758A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0677616A (ja) | セラミック配線基板 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPH0722752A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH01235299A (ja) | 多層回路板用グリーンシートの製法 | |
| JPH0823168A (ja) | 多層配線セラミック基板及びその製造方法 | |
| JPS59225590A (ja) | 高密度多層配線基板 | |
| JP2001007453A (ja) | プリント配線基板及びその製造方法 | |
| JPS62125692A (ja) | グリ−ンシ−トのｖｉａ充填法 | |
| JPH01215095A (ja) | セラミック基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |