JP2000299560A - セラミック回路板の製造方法 - Google Patents
セラミック回路板の製造方法Info
- Publication number
- JP2000299560A JP2000299560A JP11108415A JP10841599A JP2000299560A JP 2000299560 A JP2000299560 A JP 2000299560A JP 11108415 A JP11108415 A JP 11108415A JP 10841599 A JP10841599 A JP 10841599A JP 2000299560 A JP2000299560 A JP 2000299560A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- conductor
- viscosity
- paste
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
- H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 ビア孔の個所で、ビア孔内部の導体と表面回
路との導通性を良好にし、ビア孔周辺での表面回路の不
良を防止する。 【解決手段】 セラミック基板１０と、セラミック基板
１０に穿たれ導体材料２０が充填されたビア孔１２と、
セラミック基板１０の表面に配置され導体充填ビア孔に
導通する表面回路４４とを有するセラミック回路板を製
造する方法であり、以下の工程を含む。セラミック基板
１０の導体２０充填ビア孔１２を覆って低粘度導体ペー
スト４２を塗工する工程。低粘度導体ペースト４２の上
に、表面回路となる導体ペースト４４を印刷して表面回
路を形成する工程。
路との導通性を良好にし、ビア孔周辺での表面回路の不
良を防止する。 【解決手段】 セラミック基板１０と、セラミック基板
１０に穿たれ導体材料２０が充填されたビア孔１２と、
セラミック基板１０の表面に配置され導体充填ビア孔に
導通する表面回路４４とを有するセラミック回路板を製
造する方法であり、以下の工程を含む。セラミック基板
１０の導体２０充填ビア孔１２を覆って低粘度導体ペー
スト４２を塗工する工程。低粘度導体ペースト４２の上
に、表面回路となる導体ペースト４４を印刷して表面回
路を形成する工程。
Description
【０００１】
【発明の属する技術分野】本発明は、高密度配線回路板
に利用されるセラミック回路板の製造方法に関する。
に利用されるセラミック回路板の製造方法に関する。
【０００２】
【従来の技術】セラミック回路板の製造技術において、
セラミック基板の表裏面の導体回路を導通させるため、
あるいは、多層回路板の各層の導体回路を導通させるた
めに、ビア孔が利用される。ビア孔は、セラミック基板
を貫通する微細な孔であり、このビア孔に導体ペースト
を充填して焼成することで、ビア孔に充填された導体
が、ビア孔に露出する内層の導体回路同士、あるいは、
ビア孔が開口する基板表面の回路同士を、互いに導通さ
せることができる。ビア孔に充填された導体ペーストの
焼成は、セラミック基板を構成するセラミックグリーン
シートの焼成と同時に行われることが多い。
セラミック基板の表裏面の導体回路を導通させるため、
あるいは、多層回路板の各層の導体回路を導通させるた
めに、ビア孔が利用される。ビア孔は、セラミック基板
を貫通する微細な孔であり、このビア孔に導体ペースト
を充填して焼成することで、ビア孔に充填された導体
が、ビア孔に露出する内層の導体回路同士、あるいは、
ビア孔が開口する基板表面の回路同士を、互いに導通さ
せることができる。ビア孔に充填された導体ペーストの
焼成は、セラミック基板を構成するセラミックグリーン
シートの焼成と同時に行われることが多い。
【０００３】なお、セラミック回路板の表面に作製され
る表面回路については、セラミックグリーンシートある
いはその積層体を焼成したあとで、セラミック回路板の
表面に導体ペーストを印刷し、さらに導体ペーストを焼
成することで形成することができる。
る表面回路については、セラミックグリーンシートある
いはその積層体を焼成したあとで、セラミック回路板の
表面に導体ペーストを印刷し、さらに導体ペーストを焼
成することで形成することができる。
【０００４】
【発明が解決しようとする課題】前記したセラミック回
路板の製造技術では、ビア孔に充填形成された導体と表
面回路との導通がうまく行われなかったり、ビア孔の個
所に形成される表面回路に不良が発生し易いという問題
があった。その理由として、ビア孔に充填された導体ペ
ーストが、焼成時の収縮によってビア孔の開口表面より
も凹んだ状態になっていることが考えられる。セラミッ
クグリートシートとビア孔内の導体ペーストとを同時に
焼成したときに、グリーンシートと導体ペーストとの収
縮率には、かなりの違いがあるので、収縮の大きな導体
ペーストが、ビア孔の開口よりも凹んだ状態になってし
まうのである。
路板の製造技術では、ビア孔に充填形成された導体と表
面回路との導通がうまく行われなかったり、ビア孔の個
所に形成される表面回路に不良が発生し易いという問題
があった。その理由として、ビア孔に充填された導体ペ
ーストが、焼成時の収縮によってビア孔の開口表面より
も凹んだ状態になっていることが考えられる。セラミッ
クグリートシートとビア孔内の導体ペーストとを同時に
焼成したときに、グリーンシートと導体ペーストとの収
縮率には、かなりの違いがあるので、収縮の大きな導体
ペーストが、ビア孔の開口よりも凹んだ状態になってし
まうのである。
【０００５】表面回路となる導体ペーストを印刷したと
きに、表面よりも凹んだビア孔の中までは十分に導体ペ
ーストが充填されない。そのために、ビア孔の導体と表
面回路の導体ペーストとの間に空洞が生じたり、ビア孔
の周辺で導体ペーストの印刷パターンに歪みやカスレな
どの障害が発生することになる。表面回路を形成するた
めの導体ペーストは、印刷形成する際の配線精度を高め
るため、印刷時に流れたり、いわゆるダレを生じたりし
ないように、比較的に粘性の高いペーストが使用され
る。特に、近年、回路の高密度化が要求されるようにな
ってきたため、余計に粘性の高い導体ペーストが要求さ
れている。
きに、表面よりも凹んだビア孔の中までは十分に導体ペ
ーストが充填されない。そのために、ビア孔の導体と表
面回路の導体ペーストとの間に空洞が生じたり、ビア孔
の周辺で導体ペーストの印刷パターンに歪みやカスレな
どの障害が発生することになる。表面回路を形成するた
めの導体ペーストは、印刷形成する際の配線精度を高め
るため、印刷時に流れたり、いわゆるダレを生じたりし
ないように、比較的に粘性の高いペーストが使用され
る。特に、近年、回路の高密度化が要求されるようにな
ってきたため、余計に粘性の高い導体ペーストが要求さ
れている。
【０００６】しかし、粘性の高い導体ペーストでは、印
刷によって、ビア孔の小さな凹みの内部にまで確実に充
填することは困難である。ビア孔の縁の部分で、導体ペ
ーストの表面張力などの作用によって、いわゆるハジキ
という現象が生じて、ビア孔の内部までは導体ペースト
が入り込まず、どうしても、前記したような問題が発生
していた。
刷によって、ビア孔の小さな凹みの内部にまで確実に充
填することは困難である。ビア孔の縁の部分で、導体ペ
ーストの表面張力などの作用によって、いわゆるハジキ
という現象が生じて、ビア孔の内部までは導体ペースト
が入り込まず、どうしても、前記したような問題が発生
していた。
【０００７】本発明の課題は、ビア孔の個所においても
ビア孔内部の導体と表面回路との導通性を良好にし、ビ
ア孔周辺での表面回路の不良を防止することである。
ビア孔内部の導体と表面回路との導通性を良好にし、ビ
ア孔周辺での表面回路の不良を防止することである。
【０００８】
【課題を解決するための手段】本発明にかかるセラミッ
ク回路板の製造方法は、セラミック基板と、セラミック
基板に穿たれ導体材料が充填されたビア孔と、セラミッ
ク基板の表面に配置され導体充填ビア孔に導通する表面
回路とを有するセラミック回路板を製造する方法であ
り、以下の工程を含む。
ク回路板の製造方法は、セラミック基板と、セラミック
基板に穿たれ導体材料が充填されたビア孔と、セラミッ
ク基板の表面に配置され導体充填ビア孔に導通する表面
回路とを有するセラミック回路板を製造する方法であ
り、以下の工程を含む。
【０００９】 基板の導体充填ビア孔を覆って低粘度
導体ペーストを塗工する工程。 低粘度導体ペーストの上に、表面回路となる導体ペ
ーストを印刷して表面回路を形成する工程。 〔基板〕通常のセラミック回路板と同様の材料および構
造が採用できる。セラミック回路板を構成するセラミッ
ク材料として、アルミナやガラスセラミックスなどが用
いられる。
導体ペーストを塗工する工程。 低粘度導体ペーストの上に、表面回路となる導体ペ
ーストを印刷して表面回路を形成する工程。 〔基板〕通常のセラミック回路板と同様の材料および構
造が採用できる。セラミック回路板を構成するセラミッ
ク材料として、アルミナやガラスセラミックスなどが用
いられる。
【００１０】セラミック材料から作製されたグリーンシ
ートには、ビア孔が貫通形成され、ビア孔の内部には導
体ペーストが充填される。ビア孔の外径は、０．１〜
０．３mm程度に形成される。ここで使用する導体ペース
トは、通常のビア孔充填用の導体ペーストでよい。多層
回路板の場合には、複数枚のグリーンシートが積層され
る。多層回路板を構成する個々のグリーンシートの表面
には、内層回路を構成するために必要な個所に、導体ペ
ーストを印刷して導体回路が形成される。この段階で
は、ビア孔の内部の導体ペーストは収縮を起こしていな
いので、ビア孔の開口表面は周囲の表面との間に大きな
段差や凹みはなく、グリーンシートの表面に導体ペース
トを印刷しても、ビア孔の内部の導体ペーストと良好に
一体化される。
ートには、ビア孔が貫通形成され、ビア孔の内部には導
体ペーストが充填される。ビア孔の外径は、０．１〜
０．３mm程度に形成される。ここで使用する導体ペース
トは、通常のビア孔充填用の導体ペーストでよい。多層
回路板の場合には、複数枚のグリーンシートが積層され
る。多層回路板を構成する個々のグリーンシートの表面
には、内層回路を構成するために必要な個所に、導体ペ
ーストを印刷して導体回路が形成される。この段階で
は、ビア孔の内部の導体ペーストは収縮を起こしていな
いので、ビア孔の開口表面は周囲の表面との間に大きな
段差や凹みはなく、グリーンシートの表面に導体ペース
トを印刷しても、ビア孔の内部の導体ペーストと良好に
一体化される。
【００１１】多層回路板を構成するグリーンシート積層
体において、各グリーンシートに貫通形成されて導体ペ
ーストが充填されたビア孔は、互いに連続して積層体の
表面から裏面までを貫通している場合と、積層体の片面
から積層体の途中まで連通して途中で塞がっている場合
と、積層体の内部のみでつながっていて外面には露出し
ていない場合がある。表面回路の形成に関係するのは、
少なくとも積層体の片面に露出しているビア孔である。
体において、各グリーンシートに貫通形成されて導体ペ
ーストが充填されたビア孔は、互いに連続して積層体の
表面から裏面までを貫通している場合と、積層体の片面
から積層体の途中まで連通して途中で塞がっている場合
と、積層体の内部のみでつながっていて外面には露出し
ていない場合がある。表面回路の形成に関係するのは、
少なくとも積層体の片面に露出しているビア孔である。
【００１２】グリーンシートあるいはその積層体は、通
常の焼成工程を経て焼成される。ビア孔の内部に充填さ
れた導体ペーストも焼成されて硬化する。このときに、
グリーンシートとビア孔内部の導体ペーストとの収縮率
の差により、ビア孔内部の導体表面がビア孔の開口より
も凹んだ状態になる。この凹みは通常、５〜１００μｍ
程度である。 〔低粘度導体ペースト〕前記ビア孔の開口における導体
表面の凹みを埋めるために低粘度導体ペーストが使用さ
れる。
常の焼成工程を経て焼成される。ビア孔の内部に充填さ
れた導体ペーストも焼成されて硬化する。このときに、
グリーンシートとビア孔内部の導体ペーストとの収縮率
の差により、ビア孔内部の導体表面がビア孔の開口より
も凹んだ状態になる。この凹みは通常、５〜１００μｍ
程度である。 〔低粘度導体ペースト〕前記ビア孔の開口における導体
表面の凹みを埋めるために低粘度導体ペーストが使用さ
れる。
【００１３】基本的な材料や組成は、通常の配線回路作
製用の導体ペーストと同様で良い。但し、導体ペースト
を調製する際の溶媒配合量を調整するなどして、通常の
導体ペーストに比べて、粘度の低い導体ペーストとす
る。例えば、表面回路を作製するための導体ペースト
に、溶媒を追加配合することで、低粘度導体ペーストを
得ることができる。
製用の導体ペーストと同様で良い。但し、導体ペースト
を調製する際の溶媒配合量を調整するなどして、通常の
導体ペーストに比べて、粘度の低い導体ペーストとす
る。例えば、表面回路を作製するための導体ペースト
に、溶媒を追加配合することで、低粘度導体ペーストを
得ることができる。
【００１４】低粘度導体ペーストの粘度は、ビア孔の導
体に生じている凹みの深さや大きさ、あるいは、表面回
路となる導体ペーストの粘度などの条件によっても異な
るが、５０〜１００Pa程度のものが使用できる。表面回
路となる導体ペーストの粘度に対して、１０〜７０％程
度の粘度値を有するものが好ましく、より望ましくは３
０〜５０％の粘度値を有するものである。
体に生じている凹みの深さや大きさ、あるいは、表面回
路となる導体ペーストの粘度などの条件によっても異な
るが、５０〜１００Pa程度のものが使用できる。表面回
路となる導体ペーストの粘度に対して、１０〜７０％程
度の粘度値を有するものが好ましく、より望ましくは３
０〜５０％の粘度値を有するものである。
【００１５】なお、表面回路のうち、高い配線精度を要
求されない個所などについては、ビア孔を埋めた低粘度
導体ペーストで同時に作製することも可能である。この
場合には、低粘度導体ペーストの粘度を、単独で表面回
路としての機能も果たせる程度に設定しておく。但し、
低粘度導体ペーストでは、配線密度の高い部分や高精度
を要求される部分の配線パターンを形成するのは困難で
ある。
求されない個所などについては、ビア孔を埋めた低粘度
導体ペーストで同時に作製することも可能である。この
場合には、低粘度導体ペーストの粘度を、単独で表面回
路としての機能も果たせる程度に設定しておく。但し、
低粘度導体ペーストでは、配線密度の高い部分や高精度
を要求される部分の配線パターンを形成するのは困難で
ある。
【００１６】ビア孔の凹みに低粘度導体ペーストを塗工
して埋めるには、通常のスクリーン印刷などの印刷手段
が適用される。印刷スクリーンのうち、ビア孔の凹みに
対応する個所に透過部を設けておけばよい。低粘度導体
ペーストの塗工量は、ビア孔の開口に生じている凹みが
完全に埋められなくても、表面回路の形成に問題がない
程度まで凹みが埋められていればよい。
して埋めるには、通常のスクリーン印刷などの印刷手段
が適用される。印刷スクリーンのうち、ビア孔の凹みに
対応する個所に透過部を設けておけばよい。低粘度導体
ペーストの塗工量は、ビア孔の開口に生じている凹みが
完全に埋められなくても、表面回路の形成に問題がない
程度まで凹みが埋められていればよい。
【００１７】低粘度導体ペーストは、ビア孔の開口と同
じ平面形状で塗工してもよいが、ビア孔の開口よりも少
し広めに塗工することで、ビア孔の作製誤差および低粘
度導体ペーストの印刷誤差あるいはずれがあっても、確
実にビア孔の凹みを埋めることができる。ビア孔の外側
にはみ出して塗工された低粘度導体ペーストは、表面回
路の印刷に支障が出ない程度に、セラミック基板の表面
から突出していてもよい。突出量は、５〜１０μｍ程度
に設定できる。但し、低粘度導体ペーストの塗工範囲
が、ビア孔の外側に大きくはみ出ると、隣接する表面回
路と接触してしまったりして、表面回路の機能を損なう
ことがある。そこで、低粘度導体ペーストの塗工径を、
ビア孔の口径の０．８〜３．０倍程度に設定しておくこ
とが好ましく、より望ましいのは１．０〜２．０倍程度
である。塗工径の具体的な値として、０．２〜０．４mm
程度が採用される。
じ平面形状で塗工してもよいが、ビア孔の開口よりも少
し広めに塗工することで、ビア孔の作製誤差および低粘
度導体ペーストの印刷誤差あるいはずれがあっても、確
実にビア孔の凹みを埋めることができる。ビア孔の外側
にはみ出して塗工された低粘度導体ペーストは、表面回
路の印刷に支障が出ない程度に、セラミック基板の表面
から突出していてもよい。突出量は、５〜１０μｍ程度
に設定できる。但し、低粘度導体ペーストの塗工範囲
が、ビア孔の外側に大きくはみ出ると、隣接する表面回
路と接触してしまったりして、表面回路の機能を損なう
ことがある。そこで、低粘度導体ペーストの塗工径を、
ビア孔の口径の０．８〜３．０倍程度に設定しておくこ
とが好ましく、より望ましいのは１．０〜２．０倍程度
である。塗工径の具体的な値として、０．２〜０．４mm
程度が採用される。
【００１８】低粘度導体ペーストは、ビア孔の内部に充
填形成された導体と、表面回路となる導体ペーストとの
接続性や機能を改善する材料を用いることができる。例
えば、表面回路の導体ペーストとビア孔に充填形成され
た導体との金属同士が接触によって問題を起こし易い組
み合わせの場合、両方の導体材料との接触性が良好な導
体材料からなる低粘度導体ペーストを使用すれば、上記
問題が改善される。 〔表面回路〕ビア孔に塗工された低粘度導体ペースト
が、乾燥硬化する前あるいは後で、表面回路となる導体
ペーストを、通常の印刷手段でセラミック基板の表面に
印刷すれば、表面回路が形成される。
填形成された導体と、表面回路となる導体ペーストとの
接続性や機能を改善する材料を用いることができる。例
えば、表面回路の導体ペーストとビア孔に充填形成され
た導体との金属同士が接触によって問題を起こし易い組
み合わせの場合、両方の導体材料との接触性が良好な導
体材料からなる低粘度導体ペーストを使用すれば、上記
問題が改善される。 〔表面回路〕ビア孔に塗工された低粘度導体ペースト
が、乾燥硬化する前あるいは後で、表面回路となる導体
ペーストを、通常の印刷手段でセラミック基板の表面に
印刷すれば、表面回路が形成される。
【００１９】表面回路は、ビア孔の低粘度導体ペースト
を完全に覆うように形成してもよいし、低粘度導体ペー
ストを介してビア孔内部の導体と良好な接続が果たされ
れば、低粘度導体ペーストの一部が表面回路の導体ペー
ストで覆われずに露出していても構わない。また、前記
したように、表面回路の一部を低粘度導体ペーストで構
成する場合には、その部分には表面回路用の導体ペース
トを印刷する必要はない。
を完全に覆うように形成してもよいし、低粘度導体ペー
ストを介してビア孔内部の導体と良好な接続が果たされ
れば、低粘度導体ペーストの一部が表面回路の導体ペー
ストで覆われずに露出していても構わない。また、前記
したように、表面回路の一部を低粘度導体ペーストで構
成する場合には、その部分には表面回路用の導体ペース
トを印刷する必要はない。
【００２０】表面回路用の導体ペーストは、通常、粘度
が１００〜５００Pa程度のものである。ビア孔の低粘度
導体ペーストを覆う導体ペーストの径は、０．３〜０．
５mm程度に設定することができる。表面回路用の導体ペ
ーストが印刷されたセラミック基板は、通常の焼成工程
を経て、低粘度導体ペーストおよび表面回路用の導体ペ
ーストが焼成され、表面回路を備えたセラミック回路板
が得られる。
が１００〜５００Pa程度のものである。ビア孔の低粘度
導体ペーストを覆う導体ペーストの径は、０．３〜０．
５mm程度に設定することができる。表面回路用の導体ペ
ーストが印刷されたセラミック基板は、通常の焼成工程
を経て、低粘度導体ペーストおよび表面回路用の導体ペ
ーストが焼成され、表面回路を備えたセラミック回路板
が得られる。
【００２１】
【発明の実施の形態】図１に示す実施形態は、多層セラ
ミック回路板の製造工程を示している。セラミック基板
１０は、複数枚のセラミックグリーンシート１４が積層
され焼成一体化された多層基板である。図では各層のグ
リーンシート１４を区別して表示しているが、焼成され
たセラミック基板１０では、複数枚のグリーンシート１
４が完全に一体化している。セラミック基板１０には、
複数の層を連通するビア孔１２が形成されている。ビア
孔１２の中は内部導体２０で充填されている。
ミック回路板の製造工程を示している。セラミック基板
１０は、複数枚のセラミックグリーンシート１４が積層
され焼成一体化された多層基板である。図では各層のグ
リーンシート１４を区別して表示しているが、焼成され
たセラミック基板１０では、複数枚のグリーンシート１
４が完全に一体化している。セラミック基板１０には、
複数の層を連通するビア孔１２が形成されている。ビア
孔１２の中は内部導体２０で充填されている。
【００２２】内部導体２０は、グリーンシート１４を順
次積層する過程で、必要な個所のビア孔１２を導体ペー
ストで充填し、全てのグリーンシート１４が積層された
後で、グリーンシート１４の焼成と同時に、内部導体２
０も焼成したものである。図２(a) に詳しく示すよう
に、セラミック基板１０の表面では、ビア孔１２の内部
を埋めた導体２０は、導体２０の表面がビア孔１２の開
口表面よりも少し凹んで、凹み２２が形成されている。
この凹み２２は、セラミック基板１０を製造する際のグ
リーンシート１４の焼成過程で、グリーンシート１４と
ビア孔１２内の導体ペーストとの収縮率の違いによって
生じている。
次積層する過程で、必要な個所のビア孔１２を導体ペー
ストで充填し、全てのグリーンシート１４が積層された
後で、グリーンシート１４の焼成と同時に、内部導体２
０も焼成したものである。図２(a) に詳しく示すよう
に、セラミック基板１０の表面では、ビア孔１２の内部
を埋めた導体２０は、導体２０の表面がビア孔１２の開
口表面よりも少し凹んで、凹み２２が形成されている。
この凹み２２は、セラミック基板１０を製造する際のグ
リーンシート１４の焼成過程で、グリーンシート１４と
ビア孔１２内の導体ペーストとの収縮率の違いによって
生じている。
【００２３】図１に示すように、セラミック基板１０の
表面に、印刷スクリーン枠３０を配置し、スクリーン面
３２に低粘度導体ペースト４２を配置して、スキージ３
４を移動させることで、低粘度導体ペースト４２をビア
孔１２の凹み２２に塗工する。図２(b) に詳しく示すよ
うに、低粘度導体ペースト４２は、ビア孔１２の開口よ
りもわずかに広い範囲でセラミック基板１０の表面より
もわずかに盛り上がった状態で塗工される。
表面に、印刷スクリーン枠３０を配置し、スクリーン面
３２に低粘度導体ペースト４２を配置して、スキージ３
４を移動させることで、低粘度導体ペースト４２をビア
孔１２の凹み２２に塗工する。図２(b) に詳しく示すよ
うに、低粘度導体ペースト４２は、ビア孔１２の開口よ
りもわずかに広い範囲でセラミック基板１０の表面より
もわずかに盛り上がった状態で塗工される。
【００２４】図２(c) に示すように、低粘度導体ペース
ト４２が塗工された上に、通常の表面回路用の導体ペー
スト４４を印刷形成して、表面回路を形成する。表面回
路用の導体ペースト４４は、低粘度導体ペースト４２よ
りも１廻り広い範囲に印刷されており、低粘度導体ペー
スト４２が完全に覆われている。セラミック基板１０の
表面は、低粘度導体ペースト４２によるわずかな盛り上
がりが存在するだけで全体がほぼ平坦であるため、全面
にわたって高精度な表面回路が容易に形成される。ビア
孔１２の個所では、導体ペースト４４は低粘度導体ペー
スト４２を介してビア孔１２内の導体２０と確実に接続
されており、前記凹み２２に起因する問題は生じない。
ト４２が塗工された上に、通常の表面回路用の導体ペー
スト４４を印刷形成して、表面回路を形成する。表面回
路用の導体ペースト４４は、低粘度導体ペースト４２よ
りも１廻り広い範囲に印刷されており、低粘度導体ペー
スト４２が完全に覆われている。セラミック基板１０の
表面は、低粘度導体ペースト４２によるわずかな盛り上
がりが存在するだけで全体がほぼ平坦であるため、全面
にわたって高精度な表面回路が容易に形成される。ビア
孔１２の個所では、導体ペースト４４は低粘度導体ペー
スト４２を介してビア孔１２内の導体２０と確実に接続
されており、前記凹み２２に起因する問題は生じない。
【００２５】図３に示すように、ビア孔１２の径Ｄ1 に
対して、低粘度導体ペースト４２の外径Ｄ2 、導体ペー
スト４４の外径Ｄ3 が段階的に大きくなっている。表面
回路用の導体ペースト４４が印刷されたセラミック基板
１０は、その後、焼成工程を行って、低粘度導体ペース
ト４２および表面回路用の導体ペースト４４を焼成す
る。焼成条件は、通常の表面回路形成と同様でよい。
対して、低粘度導体ペースト４２の外径Ｄ2 、導体ペー
スト４４の外径Ｄ3 が段階的に大きくなっている。表面
回路用の導体ペースト４４が印刷されたセラミック基板
１０は、その後、焼成工程を行って、低粘度導体ペース
ト４２および表面回路用の導体ペースト４４を焼成す
る。焼成条件は、通常の表面回路形成と同様でよい。
【００２６】このようにして製造されたセラミック回路
板は、表面回路とビア孔の内部回路との導通性が良好で
あり、表面回路の回路精度も高いものとなり、品質精度
の高いセラミック回路板が得られる。
板は、表面回路とビア孔の内部回路との導通性が良好で
あり、表面回路の回路精度も高いものとなり、品質精度
の高いセラミック回路板が得られる。
【００２７】
【実施例】本発明の具体的実施例となるセラミック回路
板を製造し、その性能を評価した。 〔実施例１〕ガラスセラミックグリーンシートを複数枚
積層し、得られた積層体を焼成することで、セラミック
多層基板を製造した。
板を製造し、その性能を評価した。 〔実施例１〕ガラスセラミックグリーンシートを複数枚
積層し、得られた積層体を焼成することで、セラミック
多層基板を製造した。
【００２８】セラミック多層基板を構成するグリーンシ
ートのうち、少なくとも表面に配置されるグリーンシー
トにはビア孔を１０００個以上形成しておき、各ビア孔
の内部には通常の内部導体用の導体ペーストを充填して
おいた。その結果、セラミック多層基板の表面には口径
０．１５mmφのビア孔が１００個以上存在している。
ートのうち、少なくとも表面に配置されるグリーンシー
トにはビア孔を１０００個以上形成しておき、各ビア孔
の内部には通常の内部導体用の導体ペーストを充填して
おいた。その結果、セラミック多層基板の表面には口径
０．１５mmφのビア孔が１００個以上存在している。
【００２９】セラッミック多層基板の各ビア孔に、低粘
度導体ペーストとして粘度７０Paの銀／パラジウム導体
ペーストをスクリーン印刷で塗工した。塗工径は０．２
mmφであった。塗工後に１５０℃で１０分間、乾燥させ
た。次に、低粘度導体ペーストと同一組成で粘度が２５
０Paの銀／パラジウム導体ペーストを用い、スクリーン
印刷で表面回路を印刷するとともに、各ビア孔の低粘度
導体ペーストの上部を導体ペーストで覆った。各ビア孔
個所における導体ペーストの塗工径は０．３mmφであっ
た。塗工後に１５０℃で１０分間、乾燥させた。
度導体ペーストとして粘度７０Paの銀／パラジウム導体
ペーストをスクリーン印刷で塗工した。塗工径は０．２
mmφであった。塗工後に１５０℃で１０分間、乾燥させ
た。次に、低粘度導体ペーストと同一組成で粘度が２５
０Paの銀／パラジウム導体ペーストを用い、スクリーン
印刷で表面回路を印刷するとともに、各ビア孔の低粘度
導体ペーストの上部を導体ペーストで覆った。各ビア孔
個所における導体ペーストの塗工径は０．３mmφであっ
た。塗工後に１５０℃で１０分間、乾燥させた。
【００３０】表面回路が塗工されたセラミック多層基板
を、８５０℃で１５分間かけて焼成することで、セラミ
ック回路板が得られた。 〔比較例１〕低粘度導体ペーストを用いず、表面回路形
成用の導体ペーストのみを形成し、その他の工程は実施
例１と同様にして、セラミック回路板を得た。 〔性能評価〕実施例１および比較例１のセラミック回路
板に対して、外観および電気的性能を評価した。その結
果を表１に示す。評価項目のうち、外観不良は、ビアラ
ンドにハジキ現象が生じているか否かを目視観察した。
導通不良は、ビアに対して通常の導通検査を行った。何
れも、ビア１０００個当たりの不良数を示す。
を、８５０℃で１５分間かけて焼成することで、セラミ
ック回路板が得られた。 〔比較例１〕低粘度導体ペーストを用いず、表面回路形
成用の導体ペーストのみを形成し、その他の工程は実施
例１と同様にして、セラミック回路板を得た。 〔性能評価〕実施例１および比較例１のセラミック回路
板に対して、外観および電気的性能を評価した。その結
果を表１に示す。評価項目のうち、外観不良は、ビアラ
ンドにハジキ現象が生じているか否かを目視観察した。
導通不良は、ビアに対して通常の導通検査を行った。何
れも、ビア１０００個当たりの不良数を示す。
【００３１】
【表１】 以上の結果、本発明の実施例では、低粘度導体ペースト
と通常の導体ペーストとを組み合わせて使用したことに
よって、外観不良および導通不良が格段に減少すること
が確認された。
と通常の導体ペーストとを組み合わせて使用したことに
よって、外観不良および導通不良が格段に減少すること
が確認された。
【００３２】
【発明の効果】本発明にかかるセラミック回路板の製造
方法は、導体充填ビア孔に生じる凹みを低粘度導体ペー
ストの塗工によって埋めてから、表面回路となる導体ペ
ーストを印刷するので、表面回路とビア孔内の導体との
導通性が良好で、ビア孔周辺における表面回路の精度も
高いものとなる。その結果、セラミック回路板として、
回路精度が高く回路性能にも優れたものが生産性良く提
供できる。
方法は、導体充填ビア孔に生じる凹みを低粘度導体ペー
ストの塗工によって埋めてから、表面回路となる導体ペ
ーストを印刷するので、表面回路とビア孔内の導体との
導通性が良好で、ビア孔周辺における表面回路の精度も
高いものとなる。その結果、セラミック回路板として、
回路精度が高く回路性能にも優れたものが生産性良く提
供できる。
【図１】 本発明の実施形態となる製造工程を表す断面
図
図
【図２】 製造工程を段階的に示す要部断面図
【図３】 ビア孔付近の平面図
１０ セラミック基板 １２ ビア孔 ２０ 内部導体 ２２ 凹み ４２ 低粘度導体ペースト ４４ 表面回路用導体ペースト
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4E351 AA07 BB01 BB31 BB35 BB49 CC12 CC13 CC22 DD05 DD20 EE03 GG16 5E317 BB14 BB19 CC22 CC25 CC51 CD21 GG01 5E346 AA12 AA15 AA35 AA43 BB01 BB16 CC17 CC18 CC31 DD34 EE24 FF18 GG06
Claims (4)
- 【請求項１】 セラミック基板と、セラミック基板に穿
たれ導体材料が充填されたビア孔と、セラミック基板の
表面に配置され導体充填ビア孔に導通する表面回路とを
有するセラミック回路板を製造する方法であって、 前記基板の導体充填ビア孔を覆って低粘度導体ペースト
を塗工する工程と、 前記低粘度導体ペーストの上に、前記表面回路となる導
体ペーストを印刷して表面回路を形成する工程とを含む
セラミック回路板の製造方法。 - 【請求項２】前記低粘度導体ペーストの粘度が、５０〜
１００Paである請求項１に記載のセラミック回路板の製
造方法。 - 【請求項３】前記低粘度導体ペーストの粘度が、前記表
面回路となる導体ペーストの粘度に対して、１０〜７０
％である請求項１または２に記載のセラミック回路板の
製造方法。 - 【請求項４】前記ビア孔の外径が、０．１〜０．３mmで
あり、 前記低粘度導体ペーストの塗工径が、導体充填ビア孔の
口径に対して０．８〜３．０倍である請求項１〜３の何
れかに記載のセラミック回路板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11108415A JP2000299560A (ja) | 1999-04-15 | 1999-04-15 | セラミック回路板の製造方法 |
| PCT/JP2000/002383 WO2000064226A1 (en) | 1999-04-15 | 2000-04-12 | Ceramic circuit board and method of manufacture thereof |
| EP00917296A EP1100298A1 (en) | 1999-04-15 | 2000-04-12 | Ceramic circuit board and method of manufacture thereof |
| IDW20002612A ID30410A (id) | 1999-04-15 | 2000-04-12 | Papan sirkit keramik dan metoda pembuatannya |
| KR1020007014180A KR20010052848A (ko) | 1999-04-15 | 2000-04-12 | 세라믹 회로판의 제조 방법 및 세라믹 회로판 |
| CN00800551A CN1300526A (zh) | 1999-04-15 | 2000-04-12 | 陶瓷电路板的制造方法以及陶瓷电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11108415A JP2000299560A (ja) | 1999-04-15 | 1999-04-15 | セラミック回路板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000299560A true JP2000299560A (ja) | 2000-10-24 |
Family
ID=14484192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11108415A Pending JP2000299560A (ja) | 1999-04-15 | 1999-04-15 | セラミック回路板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1100298A1 (ja) |
| JP (1) | JP2000299560A (ja) |
| KR (1) | KR20010052848A (ja) |
| CN (1) | CN1300526A (ja) |
| ID (1) | ID30410A (ja) |
| WO (1) | WO2000064226A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1278405A4 (en) * | 2000-12-04 | 2004-09-15 | Matsushita Electric Industrial Co Ltd | PCB MANUFACTURING METHOD AND PCB MANUFACTURING DEVICE |
| JP2013191899A (ja) * | 2010-01-13 | 2013-09-26 | Samsung Electro-Mechanics Co Ltd | 多層セラミック回路基板及び製造方法 |
| JP2022187149A (ja) * | 2021-06-07 | 2022-12-19 | 日本特殊陶業株式会社 | 配線基板、および配線基板の製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4030285B2 (ja) * | 2001-10-10 | 2008-01-09 | 株式会社トクヤマ | 基板及びその製造方法 |
| JP3972813B2 (ja) | 2002-12-24 | 2007-09-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| EP1909322A4 (en) * | 2005-07-27 | 2011-08-03 | Murata Manufacturing Co | ELECTRONIC LAYER COMPONENT, ELECTRONIC DEVICE AND METHOD FOR PRODUCING AN ELECTRONIC LAYER COMPONENT |
| KR100797697B1 (ko) * | 2006-08-17 | 2008-01-23 | 삼성전기주식회사 | 인쇄회로기판의 도금홀 플러깅 방법 |
| KR101411717B1 (ko) * | 2008-07-16 | 2014-06-26 | 삼성전자주식회사 | 인쇄회로 기판의 제조 방법 |
| KR20110019536A (ko) | 2009-08-20 | 2011-02-28 | 삼성전기주식회사 | 세라믹 기판 및 그 제조방법 |
| US20120282767A1 (en) * | 2011-05-05 | 2012-11-08 | Stmicroelectronics Pte Ltd. | Method for producing a two-sided fan-out wafer level package with electrically conductive interconnects, and a corresponding semiconductor package |
| CN103442527A (zh) * | 2013-09-03 | 2013-12-11 | 中国电子科技集团公司第五十四研究所 | 一种控制ltcc生瓷片填孔浆料高度的方法 |
| CN103874345B (zh) * | 2014-03-04 | 2016-09-28 | 成都博芯联科科技有限公司 | 一种利用陶瓷基片制作多层微波电路的方法 |
| CN107757070A (zh) * | 2017-10-13 | 2018-03-06 | 乾乐欣展新材料技术（上海）有限公司 | 一种铝基板用导热绝缘胶自动定量补胶系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3258231B2 (ja) * | 1996-03-22 | 2002-02-18 | 株式会社住友金属エレクトロデバイス | セラミック回路基板およびその製造方法 |
| JPH09260801A (ja) * | 1996-03-25 | 1997-10-03 | Soshin Denki Kk | スルーホール基板及びその製法 |
-
1999
- 1999-04-15 JP JP11108415A patent/JP2000299560A/ja active Pending
-
2000
- 2000-04-12 KR KR1020007014180A patent/KR20010052848A/ko not_active Withdrawn
- 2000-04-12 WO PCT/JP2000/002383 patent/WO2000064226A1/ja not_active Ceased
- 2000-04-12 CN CN00800551A patent/CN1300526A/zh active Pending
- 2000-04-12 ID IDW20002612A patent/ID30410A/id unknown
- 2000-04-12 EP EP00917296A patent/EP1100298A1/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1278405A4 (en) * | 2000-12-04 | 2004-09-15 | Matsushita Electric Industrial Co Ltd | PCB MANUFACTURING METHOD AND PCB MANUFACTURING DEVICE |
| US7018672B2 (en) | 2000-12-04 | 2006-03-28 | Matushita Electric Industrial Co., Ltd. | Circuit board producing method and circuit board producing device |
| JP2013191899A (ja) * | 2010-01-13 | 2013-09-26 | Samsung Electro-Mechanics Co Ltd | 多層セラミック回路基板及び製造方法 |
| JP2022187149A (ja) * | 2021-06-07 | 2022-12-19 | 日本特殊陶業株式会社 | 配線基板、および配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1100298A1 (en) | 2001-05-16 |
| KR20010052848A (ko) | 2001-06-25 |
| CN1300526A (zh) | 2001-06-20 |
| WO2000064226A1 (en) | 2000-10-26 |
| ID30410A (id) | 2001-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100521941B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
| JP2000299560A (ja) | セラミック回路板の製造方法 | |
| CN201238050Y (zh) | 包含印制电路板和至少一个电子构件的系统 | |
| US20020026978A1 (en) | Multilayer ceramic substrate and manufacturing method therefor | |
| JP3956703B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| US6846375B2 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
| JP2522180B2 (ja) | セラミック多層配線基板 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JP2000188481A (ja) | セラミック回路基板 | |
| KR100343903B1 (ko) | 다층 인쇄회로기판의 블라인드 비아홀 제조공법 | |
| JP2006278608A (ja) | 多数個取り配線基板 | |
| JPH0645758A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH10294561A (ja) | 高脱バインダ性多層配線基板およびその製法 | |
| JPH0586879B2 (ja) | ||
| JPH04144299A (ja) | セラミック多層配線基板のスルーホール構造 | |
| KR200199631Y1 (ko) | 다층 인쇄회로기판 | |
| JPH04363092A (ja) | 基板に導電層を形成する方法 | |
| JP2004040029A (ja) | 厚膜回路基板およびその製造方法 | |
| JPS6239558B2 (ja) | ||
| JPS6142990A (ja) | 厚膜印刷基板 | |
| JPH0832236A (ja) | 多層セラミック基板 | |
| JPH06224558A (ja) | キャビティ付きセラミック多層ブロックの製造方法 | |
| JPH10261874A (ja) | 多層回路基板 | |
| JP2002171064A (ja) | 多層配線基板の製造方法 | |
| JPS6353720B2 (ja) |