JPH04144387A - ワイドテレビジョン受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アスベク１−比１６二〇のデイスプレィを有
するライ１〜テレビジヨン受信機に係り、特にアスベク
１へ比の異なる映像信号を表示可能にするためのテレビ
ジョン信号処理装置に関する。

〔従来の技術〕

近年高品位ＴＶ方式や第２世代のＥＤＴＶ方式のように
、従来のＮ　Ｔ　Ｓ　Ｃ（Ｎａｔｉｏｎａｌ、　　Ｔｅ
１ｅｖｊ、ｓｉｏｎＳｙｓｔｅｍ　　Ｃｏｎ＋ｕ＋１ｔ
ｔｅｅ）方式とは異なるアスベク１へ比］。６：９の映
像信号の放送が注口されている。

しかし現行のＮＴＳＣ方式のテレビジョンシステムの普
及率の高さから、高品位ＴＶ放送や第２世代のＥＤＴＶ
放送のような高画質な放送方式が普及するためには、Ｎ
ＴＳＣ方式と両立性のとれるように１６＝９のデイスプ
レィに４：３のＮＴＳＣ方式の映像を表示する必要があ
る。

アスペクト比１６：９のデイスプレィにアスペクト比４
：３の映像を表示する方法に関する従来技術の一例とし
て特開平１−１９４　’７８４がある。

この回路の全体ブロック図を第２図に示す。

第２図において、２０１は映像信号の入力端子、２０２
はＹ／Ｃ分離回路、２０３はラインメモリ、２０４はワ
イドデイスプレィ、２０５は同期再生回路、２０６は書
き込み制御Ｐ　ＬＬ回路、２０７は読み出し制御ＰＬＬ
回路、２０８は可変垂直偏向回路を示す。

入力端子２０１より入力する映像入力信号は、Ｙ／Ｃ分
離回路２０２にて輝度信号と色差信号とに分離され、さ
らに、ラインメモリ２０３にて水平方向の時間軸圧縮を
されて、ワイドデイスプレィ２０４に表示される。また
、同期再生回路２０５は、前記映像入力信号より同期信
号を分離する。前記同期信号より書き込み制御ＰＬＬ回
路２０６は、ラインメモリ２０３の書き込み系のクロッ
クと制御信号を発生し、読み出し制御ＰＬＬ回路２０７
は、ラインメモリ２０３の読み出し系のクロックと制御
信号を発生する。さらに同期再生回路２０５は、デイス
プレィの垂直偏向を制御する可変垂直偏向回路２０８に
も前記同期信号を供給しワイドデイスプレィを駆動する
。

この回路の特徴を以下に述べる。

１）１水下期間の映像信号を記憶するラインメモリを備
え、同期再生回路の出力信号よりｐ　Ｌｒ＝で再生され
た書き込みクロックと、別のＰ　Ｌ　して作成する書き
込みクロックの４／３倍の周波数の読み出しクロックと
を用いる水平方向の時間圧縮機能を持つこと。

２）　デイスプレィの垂直偏向を可変にして垂直方向の
伸長拡大機能を持つこと。

こうして１６：９のデイスプレィに１６：９の映像も４
：３の映像も表示可能であった。

〔発明が解決しようとする課題〕

前述の従来技術は、映像入力信号として現行の放送、シ
ネスコサイズ、ビスタサイズの映画ソフトなどの画面表
示領域の異なる映像信号を入力する場合、映画ソフトは
画面−杯に表示でき、４：°７ ３の信号は１６：９の画面の自由な位置に表示できると
いう利点が有った。

しかしながら上記従来技術はＶＴＲ信号の様にジッタ成
分の多い信号が入力された場合に画面の縦線がくねりと
なって表われることや、垂直方向の拡大処理時に走査線
補間の配慮がなされておらず、以下のような問題があっ
た。

１）信号処理側のクロック発生のためのＰＬＬとデイス
プレィ側の同期再生のためのＰＬＬが必要でジッタやス
キューの様な同期揺れに対して２つのＰＬＬが異なる応
答となりこの揺れを吸収しきれない。

２）　デイスプレィの垂直偏向を変える垂直拡大機能は
、走査線の間隔を広げて垂直に拡大するため走査線構造
が見え易くなる。その上、デイスプレィの偏向ドライブ
等への切り換え信号の追加が必要となる。

以上のことから、 本発明の第１の目的は、入力信号のジッタやスキューに
対して映像揺れを極力抑圧してアスペク゛８ １〜比変換された映像信号の表示が可能なワイドテレビ
ジョン受信機を提供することである。

また、本発明の第２の目的は、垂直拡大を走査線補間処
理により行ってきめ細かな映像を得るワイドテレビジョ
ン受信機を提供することにある。

さらに、本発明の第３の目的は、アスペクト比変換処理
に用いるメモリを利用することにより少なくともフリー
ズ、ズーム、マルチ画面といった特殊表示機能を可能と
するワイドテレビジョン受信機を提供することにある。

〔課題を解決するための手段〕

上記第１の目的は、ワイドアスペクト比を持つ表示手段
と、入力される映像信号から少なくとも実走査線信号と
補間走査線信号とを作成し倍速変換する映像信号処理手
段と、メモリを用い前記映像信号処理手段の出力映像信
号を前記表示手段へ表示する形式に変換する表示形式変
換手段と、入力された映像信号から同期信号を再生し前
記映像信号処理手段と前記表示形式変換手段とを制御す
る同期再生手段と、固定周波数を用いて複数種類の制御
信号を作成し前記表示形式変換手段と前記表示手段とを
制御する固定周波数発生手段と、前記表示形式変換手段
と前記固定周波数発生手段との設定を行なう表示形式設
定手段を備えることにより達成できる。

上記第２の目的は、前記表示形式変換手段において、前
記映像信号処理手段の出力映像信号を記憶する第一のメ
モリと、映像信号を記憶する第二のメモリと、前記第一
のメモリの出力映像信号に重み付けし前記表示形式設定
手段で制御される第一の係数回路と、前記第二のメモリ
の出力映像信号に重み付けし前記表示形式設定手段で制
御される第二の係数回路と、前記第一、第二の係数回路
の出力信号を加算する加算回路とで構成される補間走査
線信号作成手段を備えることにより達成できる。

上記第３の目的は、前記同期再生手段と前記固定周波数
発生手段との制御を行なう特殊表示制御手段を備えるこ
とにより達成できる。

〔作用〕

前記映像信号処理手段は、映像入力信号から少なくとも
実走査線信号と補間走査線信号とを倍速変換して倍速映
像信号を作成し、前記表示形式変換手段に供給する。前
記同期再生手段は、前記映像信号処理手段に供給する同
期信号と、前記表示形式変換手段のメモリに供給する制
御信号と、前記固定周波数発生手段に供給する同期信号
とを前記映像入力信号から再生する。前記表示形式設定
手段は、水平圧縮、非水平圧縮表示の水平アスペクト比
変換設定信号を作成し、前記固定周波数発生手段に供給
する。前記固定周波数発生手段は、概ね４：３の周波数
比を持つ２種類の固定周波数を発生し、前記同期再生手
段の再生する同期信号を基準として前記固定周波数から
水平圧縮表示。

非水平圧縮表示に対応する前記表示形式変換手段のメモ
リのクロック信号と制御信号とを少なくとも２通り作成
する。そして、前記表示形式設定手段が設定する水平ア
スペクト比変換設定信号に応じて１方を選択し、前記表
示形式変換手段に供給する。これにより、前記表示形式
変換手段では、前記映像信号処理手段より入力される倍
速映像信号を水平圧縮表示、非水平圧縮表示の２通りの
表示形式に変換して、しかも、同期信号に揺れのない安
定な映像信号とすることが可能となる。

また、前記表示形式設定手段は、垂直拡大、非垂直拡大
表示の垂直アスペクト比変換設定信号を前記固定周波数
発生手段と前記表示形式変換手段とに供給する。前記表
示形式変換手段では、前記第一のメモリと前記第二のメ
モリとが、前記固定周波数発生手段の制御により垂直方
向に同一の走査線内容を読みだす。そして、前記垂直ア
スペクト比変換設定信号により設定される表示状態に応
じて前記第一の係数回路の係数と前記第二の係数回路の
係数とを制御することによって、垂直方向のフィルタ処
理が行なわれ走査線信号の補間が可能となる。これによ
り、垂直方向に拡大した映像信号を前記水平アスペクト
比変換の場合と同様に同期信号に揺れのない安定な映像
信号として作成できる。

さらに、前記特殊表示制御手段は、前記同期群°１２ 生処理手段と前記固定周波数発生手段を制御することに
より、前記表示形式変換手段に用いるメモリの書き込み
、読みだしの停止やクロック周波数の変更が制御可能で
あるため、フリーズ、ズーム。

マルチ画面表示といった特殊表示機能を行なうことがで
きる。

本発明によれは、ジッタが含まれる映像入力信号に対し
て映像揺れの少ない安定な画像表示が可能となる。また
、前記信号変換用のメモリからの読み出し制御とフィル
タ処理による信号変換によってアスペクト比変換された
水平圧縮表示と垂直拡大表示とが可能となる。さらに、
少なくともフリーズ、ズーム、マルチ画面といった特殊
表示機能が前記信号変換処理用のメモリを用いることで
実現できる。

〔実施例〕

本実施例の簡単な特徴は、アスペクト比４：３あるいは
１６：９の映像入力信号を倍速変換した後に、水平圧縮
、非水平圧縮、垂直拡大、非垂直拡大のいずれかのモー
ド設定に応じた表示形式に変換してアスペクト比１６：
９のワイドデイスプレィに表示が可能となることである
。

以下本発明の一実施例を第１図を用いて説明する。

第１図において、１０１は映像入力信号の入力端子、１
０２は映像信号処理回路、１０３は表示形式変換メモリ
回路、１０４はワイドデイスプレィ、１０５は同期再生
回路、１０６は固定周波数発生回路、１０７は表示形式
設定回路である。

映像入力信号は入力端子１０１より入力して、映像信号
処理回路１０２にて実走査線信号と補間走査線信号とを
作成し標準のテレヒジョン信号の走査に対して２倍の速
度で準次走査が可能となる倍速変換処理をする。映像信
号処理回路１０２から出力される倍速の映像信号は、表
示形式変換メモリ回路１０３にて表示形式を変換してア
スペクト比１６：９のワイドデイスプレィ１０４に表示
する。同期再生回路１０５は、映像入力信号より映像信
号処理回路１０２に供給する同期信号を再生する。また
、表示形式変換メモリ回路１０３に供給する書き込み系
のクロックと制御信号を再生する。さらに、固定周波数
発生回路１０６に供給する同期信号を再生する。固定周
波数発生回路１０６は、固定周波数発生器より発生する
固定周波数と同期再生回路１０５からの同期信号とによ
り２種類の表示形式変換メモリ回路１０３の読み出し系
のクロックと制御信号と、ワイドデイスプレィ１．０４
の同期信号を作成する。表示形式設定回路１０７は、固
定周波数発生回路１０６が発生する２種類のクロック、
制御信号、同期信号の切り換え信号と表示形式変換メモ
リ回路１０３の表示形式変換制御信号を作成し供給する
。

表示形式変換処理に用いるメモリの読み出し制御は、映
像入力信号とは非同期な固定周波数発振回路１０６で発
生するジッタ等の時間変動のない制御信号により行なわ
れるため、ＶＴＲ信号のようにジッタやスキューを多く
含む映像信号に対して映像揺れの少ない高画質な映像が
提供可能となることである。

節回３は、本実施例によって表示される映像出力画面の
一例を示したものである。

第３図（、）は水平圧縮表示画面、第３図（ｂ）は非水
平圧縮表示画面、第３図（ｃ）は垂直拡大表示画面であ
る。

第３図（ａ）は、４：３のアスペクト比を持ち上端およ
び下端にブランキング領域を表示するビスタサイズある
いはシネスコサイズと呼ばれる映画ラフ１−信号を横長
画面に表示する場合を示しているが、水平圧縮表示にて
映像信号を表示するために画面の上下左右にブランキン
グが現われ画面の使用効率が悪い。そこで、第３図（ｂ
）のような画面の水平方向いっばいに映像信号を表示す
る非水平圧縮表示と同時に第３図（Ｑ）のように上下の
ブランキング領域を画面から取り除くように垂直方向に
約４／３倍に拡大表示する垂直拡大表示を行なうことに
より画面の使用効率の最も高い映像表示が可能となる。

次に、第４図を用いて固定周波数発生回路１０６の構成
の一実施例について詳細に述べる。

第４図（ａ）において、４０１，４０２は固定周波数発
振器、４０３，４０４は制御信号発生回路、４０５，４
０６はセレクタ、４０７は同期再生回路１０５からの同
期信号入力端子、４０８は表示形式変換メモリ回路１０
３の読み出し制御信号出力端子、４０９はワイドデイス
プレィ１０４の同期信号出力端子、４１０は水平圧縮処
理の切り換え信号入力端子である。第４図（ｂ）は表示
形式設定回路１０７が設定する水平圧縮表示の出力画面
、第４図（ｃ）は非水平圧縮表示の出力画面である。

固定周波数発振器４０１は、同期再生回路１０５が再生
する書き込みクロックと同一な周波数（８ｆｓｃ）をＸ
−ｔａｌにより固定発振する。

ｆｓｃは、色信号を伝送させるための色副搬送波周波数
（３、５７９５４５Ｍ　Ｈｚ　）である。固定周波数発
振器４０２は、固定周波数発振器４０１が発振する周波
数の４／３倍に近い水平周波数ｆ。

の整数倍の周波数（２４２６ｆ＋（’＝４／３Ｘ８ｆｓ
ｃ）をＸ−ｔａｌにより固定発振する。制御信号発生回
路４０３゜４０４は、それぞれ固定周波数発振器４０１
゜４０２の出力より表示形式変換メモリ回路１０３の読
み出し系のクロック、制御信号とワイドデイスプレィ１
０４の同期信号を作成しセレクタ４．０５，４０６に供
給される。セレクタ４０５゜４０６は、表示形式設定回
路１０７からの切り換え信号により第４図（ｂ）の水平
圧縮表示を設定時には制御信号発生回路４−０４の出力
を選択し、第４図（ｃ）の非水平圧縮表示あるいは垂直
拡大表示を設定時には制御信号発生回路４０３の出力を
選択して読み出し系の制御信号を表示形式変換メモリ回
路１０３に供給し、同期信号をワイドデイスプレィ１０
４に供給する。

本実施例の簡単な特徴は、８ｆｓｃの周波数と、これと
整数比で３＝４の周波数となる約４／３　Ｘ　８ｆｓｃ
の周波数を発振する２つの固定周波数発生器を備え、水
平圧縮、非水平圧縮、垂直拡大のいずれかのモード設定
に応じた前記表示形式変換回路の読み出し系のクロック
、制御信号と前記ワイドデイスプレィの同期信号を作成
することである。固定周波数発振器４０１，４０２の発
振周波数は、特シこ上記周波数に限る訳ではない。表示
画面での表示アスペクト化の若干のズレを許容すること
で、例えば、８ｆｓｃや約４／３　Ｘ　８ｆｓｃの近傍
にある水平周波数の整数倍の周波数を発振周波数とする
こともできる。

次に、第５図を用いて表示形式変換メモリ回路１０３の
構成の一実施例について詳細に述べる。

第５図（ａ）において、５０１は前記映像信号処理回路
１０３からの倍速映像信号の入力端子、５０２はフィー
ルドメモリ、５０３はラインメモリ、５０４．５’０５
は係数回路、５０６は加算回路、５０７はワイドデイス
プレィ１０４への映像信号出力端子である。

ここで、第５図（、）の実施例における垂直拡大表示時
の動作を走査線を横から見た様子を用いて説明する。

第５図（ｂ）は入力端子５０１からフィールドメモリ５
０２に入力される倍速映像信号、第５図（ｃ）はフィー
ルドメモリ５０２の出力映像信号、第５図（ｄ）はライ
ンメモリ５０３の出力映像信°１９　。

号、第５図（ｅ）は表示形式設定回路１０７が垂直拡大
表示設定時の係数回路５０４，５０５の加算出力、第５
図（ｆ）は非垂直拡大表示設定時の加算出力を示す。

フィールドメモリ５０２は、例えば、本実施例において
垂直拡大処理時には３ライン読み出した後に１ライン読
み出し動作を停止する。この結果、フィールドメモリ５
０２の入力信号第５図（ｂ）は第５図（Ｑ）に示す形で
出力、される。フィールドメモリ５０２から信号が読み
出されない期間において、ラインメモリ５０３は前ライ
ンの信号を繰返し読み出すように固定周波数発生回路１
０６が制御して信号第５図（ｄ）を出力する。これら出
力信号第５図（Ｃ）、第５図（ｄ）に対して、係数回路
５０４，５０５の係数α、βを第５図（ｅ）で示した設
定、すなわち、毎ラインにつき係数（α、β）を［（０
，１）　、　　（３／４．　Ｉ／４）　。

（１／２．１／２）　、　　（１／４．３／４）　］の
順に変化するように表示形式設定回路１０７が係数回路
５０４゜５０５を制御することにより、加算回路５０６
ではフィールドメモリからの出力の３本の走査線信号か
ら４本の走査線信号が作成される。その結果、垂直方向
に約４／３倍に拡大した映像信号が映像信号出力端子５
０７に出力される。また、垂直拡大処理を行なわない場
合には、フィールドメモリ５０２の読み出し動作を止め
ることなく順次読み出して、係数回路５０４，５０５の
係数α、βを第５図（ｆ）で示した設定、すなわち、係
数（α、β）が常に（１，Ｏ）という値をとるように表
示形式設定回路１０７が係数＠路５０４゜５０５を制御
することにより、フィールドメモリからの出力をスルー
で非垂直拡大時の映像信号として映像信号出力端子５０
７に出力される。

本実施例の簡単な特徴は、フィールドメモリの書き込み
と読み出しを制御することで水平圧縮表示、非水平圧縮
表示を実現し、ラインメモリと２個の係数回路と加算回
路で構成する垂直方向のフィルタ処理により走査線を補
間して垂直拡大表示を実現することである。

また、第５図で説明したラインメモリ５０３の代わりに
ランダムアクセス可能なフィールドメモリを用いて、フ
ィールドメモリ５０２と並列に構成し制御信号を変更す
ることで、同様の機能を実現することも可能である。

次に、第６図を用いてフィールドメモリ５０２とライン
メモリ５０３の構成の一実施例について詳細に述べる。

第６図（ａ）のフィールドメモリ５０２において、６０
１は書き込みクロックＷＣＫＩ、６０２は書き込みリセ
ットＷＲＥＳＩ、６０３は読み出しリセットＲＲＥＳＩ
、６０４は読み出しクロックＲＣＫ１．６０８はフィー
ルドメモリ出力映像信号を示し、ラインメモリ５０３に
おいて、６０５は書き込みクロックＷＣＫ２．６０６は
書き込みリセットＷＲＥＳ２，６０７は読み出しリセッ
１−ＲＲＥＳ２．６０８は読み出しクロックＲＣＫ２，
６０９はフィールドメモリ出力映像信号。

６１０はラインメモリ出力映像信号を示す。

ここで、第６図（ａ）の実施例におけるフィールドメモ
リ５０２の水平圧縮表示、非水平圧縮表示時の動作を制
御信号と人出力信号のタイミングチャー１−により説明
する。

第６図（ｂ）は前記映像信号処理回路１０３から入力す
る倍速映像信号、第６図（ｃ）はＷＲＥＳｌ、第６図（
ｄ）はＲＲＥＳＩ、第６図（ｅ）は水平圧縮表示時のＲ
ＣＫｌ、第６図（ｆ）は水平圧縮表示時のフィールドメ
モリ出力映像信号、第６図（ｇ）は非水平圧縮表示時の
ＲＣＫＩ、第６図（ｂ）は非水平圧縮表示時のフィール
ドメモリ出力映像信号を示す。

第６図（ｂ）で示す５０１より入力する倍速映像信号は
、８ｆｓｃのＷＣＫＩと第６図（Ｃ）のＷＲＥＳＩにて
フィールドメモリ５０２に書き込まれる。水平圧縮表示
時には第６図（ｄ）のＲＲＥ　Ｓｌと第６図（ｅ）に示
す約４　／　３　Ｘ　８ｆｓｃのＲＣＫ１にて読み出さ
れ、第６図（ｆ）のような約３／４倍に圧縮された映像
信号を出力する。非水平圧縮表示時には第６図（ｄ）の
ＲＲＥＳＩと第６図（ｇ）に示す８　ｆｓｃのＲＣＫｌ
にて読み出され、第６図（ｈ）のように水平方向へ圧縮
しない映像信号を出力する。

次に、第６図（ａ）の実施例における垂直拡大表示時の
フィールドメモリ５０２とラインメモリ５０３の動作を
第７図に示す制御信号と入出力信号のタイミングチャー
１〜を用いて説明する。

第７図（、）は前記映像信号処理回路１０３から入力す
る倍速映像信号、第７図（ｂ）はＲＣＫｌ、第７図（ｃ
）はフィールドメモリ出力映像信号、第７図（ｄ）はＷ
ＣＫ２、第７図（ｅ）はＲＣＫ２、第７図（ｆ）はライ
ンメモリ出力映像信号を示す。

第７図（ａ）で示す入力端子５０１より入力する倍速映
像信号は、８ｆｓｃのＷＣＫＩとＷＲＥ、Ｓｌにてフィ
ールドメモリ５０２に書き込まれ、第７図（ｂ）に示す
３ＨごとにＩＨ期間停止したクロックＲＣＫにより第７
図（ｃ）の映像信号を出力する。ラインメモリ５０３は
第７図（ｃ）の映像信号をＩＨ期間遅延し、しかもフィ
ールドメモリ５０２から映像信号が読み出されない期間
は前ラインの信号を繰返し読み出すように第７図（ｄ）
のＷＣＫ２と第７図（ｅ）のＲＣＫ２で制御され第７図
（ｆ）に示すような映像信号を出力する。

本実施例の簡単な特徴は、フィールドメモリ５０２に記
憶された映像信号は水平圧縮表示時には書き込みクロッ
クの約４／３倍の周波数（弁４／　３　Ｘ　８　ｆｓｃ
）のクロックで読み出され、非水平圧縮表示時には書き
込みタロツクと等しい周波数８　ｆｓｃ）をクロックと
して読み出し、しかも垂直拡大表示時には３　Ｉ■ごと
に１０期間だけ停止したタロツクにより読み出しが行な
われること。さらに、フィール１くメモリ５０２の出力
は、ラインメモリ５０３において垂直拡大表示時には３
ＨごとにＩＨ期間だけ停止したクロックによって書き込
みが行なわれることである。

以上述べた回路構成と制御信号により、アスペクト比４
：３あるいは１６：９の映像入力信号を倍速変換した後
に、水平圧縮表示、垂直拡大表示のいずれかのモード設
定に応じたアスペクト比変換を行なってアスペクト比１
６：９のワイドデイスプレィに表示が可能となる。さら
に、その表示形式変換処理に用いるメモリの読みだし制
御が、映像入力信号とは非同期な固定周波数発振により
行なわれるため、ＶＴＲ信号のようにジッタやスキュー
を多く含む映像信号に対して映像揺れの少ない高画質な
映像が提供可能となる。

次に、本発明の特殊表示機能について一実施例を第８図
を用いて説明する。

本実施例の簡単な特徴は、水平圧縮表示、垂直拡大表示
と同時にフリーズ、ズーム、マルチ画面といった特殊表
示機能を実現することが出来るように前記表示形式変換
回路に備わったフィールドメモリを用いる構成としたこ
とである。

第８図において、８０１は特殊表示制御回路、８０２は
同期再生回路、８０３は固定周波数発生回路である。

同期再生回路８０２は、映像入力信号より映像信号処理
回路１０２に供給する同期信号を再生する。また、同期
再生回路８０２は、映像入力信号と特殊表示制御回路８
０１の制御信号とから表示形式変換メモリ回路１０３に
供給する書き込み系のクロックと制御信号を再生する。

さらに、固定周波数発生回路８０３に供給する同期信号
を再生する。固定周波数発生回路８０３は、固定周波数
発生器より発生する固定周波数と同期再生回路８０２か
らの同期信号とにより２種類の表示形式変換メモリ回路
１０３の読み出し系のクロックと制御信号を作成し、表
示形式設定回路］、　０７によりどちらか一方を選択し
て表示形式変換メモリ回路１０３へ出力する。また、ワ
イドデイスプレィ１０４の同期信号を作成し、供給する
。

まずフリーズ画面表示の場合、特殊表示制御回路８０１
は、表示形式変換メモリ回路１０３内のフィールドメモ
リ５０２の書き込みクロック６０１を停止するように同
期再生回路８０２を制御する。

例えば、特殊表示制御回路８０１が出力するフリーズ用
の制御信号と第６図（ａ）のフィールドメモリ５０２の
書き込みクロック用のタロツクとのＡＮＤゲート出力を
フィールドメモリ５０２の書き込みクロック６０１とす
ること実現できる。

さらに、フリーズ開始時の同期信号を自走させることに
よって、フリーズ中に別のｃｈに切り替えた場合にも同
期が取られるように構成でき、より安定したフリーズ機
能を実現する構成とすることも可能である。

次にズーム画面表示の場合、第９図を用いて４倍拡大表
示の一実施例を説明する。

第９図（ａ）は通常表示時の１フイ一ルド画面中の映像
信号と表示画面、第９図（ｂ）は４倍拡大表示時の１フ
イ一ルド画面中の映像信号と表示画面を示す。

特殊表示制御回路８０１は、表示形式変換メモリ回路１
０３内のフィールドメモリ５０２に書き込まれた映像信
号の読み出しとラインメモリ５０３への書き込みを制御
している固定周波数発生＠路８０３を制御する。例えば
、第９図（ａ）に示す前記フィールドメモリ５０２に書
き込まれた映像信号Ａ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、Ｇ、Ｈ，
１０，。

の読み出しを行なうために第６図（ａ）の通常時の読み
だし用クロックを１ラインごとに発生させる読みだしク
ロック６０４を作成し、ラインメモリ５０３への書き込
みのために通常時の書き込み用クロックも１ラインごと
に発生させる書き込みクロック６０５と読みだしのため
に通常時の読みだし用クロックの１／２の周波数を持つ
読みだしタロツク６０８を作成するように固定周波数発
生回路８０３へ制御信号を供給することにより、第９図
（ｂ）に示した水平および垂直方向に２度書き表示して
４倍表示が容易に実現できる。また、拡大の倍率は、固
定周波数発生回路１０６の制御しだいで４倍、９倍、１
６倍、・・・と可能である。

さらにマルチ画面表示の場合、第１０図を用いて９分割
の子画面表示の一実施例を説明する。

第１０図（ａ）は通常表示時の１フイ一ルド画面中の映
像信号と表示画面、第１０図（ｂ）は９分割マルチ画面
表示時の１フイ一ルド画面中の映像信号と表示画面を示
す。

特殊表示制御回路８０１は、表示形式変換メモリ回路１
０３内のフィールドメモリ５０２への書き込みを制御し
ている同期再生回路８０２を制御する。例えば、第１０
図（ａ）に示す映像信号処理回路１０２の出力である映
像信号を間引いたＡ。

Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、Ｇ、Ｈ，Ｉ、Ｊ、に、Ｌ、。

、をフィールドメモリ５０２へ書き込むために、第６図
（ａ）の通常時の書き込み用クロック１／３の周波数を
持ち３ラインごとに発生させる書き込みクロック６０５
を作成するように同期再生回路８０２へ制御信号を供給
する。フィールドメモリ５０２からの読みだし以降は通
常時の処理を行ない、第１０図（ｂ）に示した９分割さ
れた子画面領域の１つに子画面映像信号を表示してマル
チ画面表示が実現できる。また、子画面のサイズおよび
個数は、同期再生回路８０２の制御しだいで４分割、１
６分割、・・・と可能である。

以上述べた本実施例の特徴は、特殊表示機能を実現する
メモリとしてアスペクト比変換処理を可能にする表示形
式変換メモリ回路１０３に備わったフィールドメモリ５
０２に用いること。そして、特殊表示制御回路がこのフ
ィールドメモリ５０２への書き込み、読みだしの停止や
クロック周波数の変更を制御可能にする構成としたこと
である。

〔発明の効果〕

本発明によれば、ジッタやスキューを多く含む入力信号
に対して映像揺れを抑圧でき性能の向上したアスペクト
比変換を行なう映像信号の表示を可能とするワイドテレ
ビジョン受信機を提供することができる。また、フィル
タ処理で作成する補間映像信号により、極め細かい垂直
拡大表示を可能にしたワイドテレビジョン受信機を提供
することができる。さらに、表示変換処理に使用するメ
モリを用い、このメモリの書き込みと読み出しを制御す
る構成とすることでフリーズ、ズーム、マルチ画面とい
った特殊表示機能を備えたワイドテレビジョン受信機を
提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は従来
例のブロック図、第３図は本発明の一実施例によるアス
ペクト比１６：９のワイドデイスプレィに表示される映
像出力画面の一例図、第４図は本発明における固定周波
数発生回路の一実施例のブロック図と映像出力画面の一
例図、第５図は本発明における表示形式変換メモリ回路
の一実施例のブロック図と各入出力信号図、第６図は本
発明におけるフィールドメモリとラインメモリの構成を
示す一実施例のブロック図と各入出力信号と制御信号波
形図、第７図は本発明の垂直拡大表示における第６図に
示したフィールドメモリとラインメモリの各入出力信号
と制御信号の波形図、第８図は本発明における特殊表示
機能を可能にする一実施例のブロック図、第９図は本発
明の特殊表示機能における４倍ズーム表示の一実施例図
、第１０図は本発明の特殊表示機能における９分割マル
チ画面表示の一実施例図である。 〔符号の説明〕 １０１・・・映像入力信号の入力端子、１０２・・・映
像信号処理回路、 １０３・・・表示形式変換メモリ回路、１０４・・・ワ
イドデイスプレィ、 １０５・・・同期再生回路、 １０６・・固定周波数発生回路、 １０７・・表示形式設定回路、 ２０１・映像信号の入力端子、 ２０２−Ｙ／Ｃ分離回路、 ２０３・・ラインメモリ、 ２０４・ワイドデイスプレィ、 ２０５　同期再生回路、 ２０６・書き込み制御ｒ’　Ｌ　Ｌ回路、２０７・読み
出し制御Ｐ　Ｌ　Ｔ、、回路、２０８・・・可変垂直偏
向回路、 ４−０１，４．０２・・固定周波数発振器、４０３．４
０４・・・制御信号発生回路、４．０５，４０６・ｔ？
し’／夕、 ４０７・・リセット信号入力端子、 ４０８・・・読み出し制御信号出力端子、／１０９・・
同期信号出力端子、 ４、１０・・切り換え信号入力端子、 ５０１・・倍速映像信号入力端子、 ５０２・・・フィールドメモリ、 ５０３・・・ラインメモリ、 ５０４．５０．５　・係数器、 ５０６・・加算器、 ５０７・・・映像信号出力端子、 ６０１・・・書き込みクロックＷＣＫＩ、６０２・・・
書き込みリセットＷＲＥＳＩ、６０３・・・読み出しリ
セットＲＲＥＳＩ、６０４・・・読み出しクロックＲＣ
Ｋ１．６０５・・・書き込みクロックＷＣＫ２．６０６
・・・書き込みリセットＷＲＥＳ２．６０７・・・読み
出しリセッＩ−ＲＲＥＳ２．６０８・・読み出しクロッ
クＲＣＫ２．６０９・・・フィールドメモリ出力映像信
号、６１０・・・ラインメモリ出力映像信号、８０１・
・・特殊表示制御回路、 ８０２・・・同期再生回路、 ８０３・・固定周波数発生回路。 一〇− 一〇−−一一＠−一−−＠− ℃佳】「常華ξ（ 第 図 （ｂ）マル＋画面表示

Claims (1)

1. 【特許請求の範囲】 １　ワイドアスペクト比を持つ表示手段と、入力される
   映像信号から少なくとも実走査線信号と補間走査線信号
   とを作成し倍速変換処理を行なう映像信号処理回路と、 前記映像信号処理回路からの出力映像信号を前記表示手
   段に表示可能なワイドアスペクト比を持つ複数種類の映
   像信号形式に変換して前記表示手段に供給する表示形式
   変換メモリ回路と、入力された映像信号から同期信号を
   再生し前記映像信号処理回路と前記表示形式変換メモリ
   回路に供給する同期再生回路と、 前記同期再生回路からの同期信号を基準とし概ね４：３
   の周波数比を持つ２種類の固定周波数を発生して前記表
   示形式変換メモリ回路の制御信号と前記表示手段の同期
   信号とを作成する固定周波数発生回路と、 前記表示形式変換メモリ回路の複数種類の映像信号形式
   と前記固定周波数発生回路の複数種類の制御信号とを設
   定する表示形式設定回路とを少なくとも備えてなること
   を特徴とするワイドテレビジョン受信機。 ２　請求項１記載のワイドテレビジョン受信機において
   、 前記固定周波数発生回路は、 第一、第二の固定周波数を発生する固定周波数発生器と
   、 前記固定周波数発生器の出力周波数と前記同期再生回路
   からの同期信号とから前記表示形式変換メモリ回路の第
   一、第二の読み出し制御信号を作成する制御信号発生回
   路と、 前記表示形式設定回路からの設定信号により制御信号発
   生回路の第一、第二の出力信号を切り換えて表示形式変
   換メモリ回路へ出力するセレクタとで構成することを特
   徴とするワイドテレビジョン受信機。 ３　請求項１又は２記載のワイドテレビジョン受信機に
   おいて、 前記表示形式変換メモリ回路は、 前記映像信号処理回路からの映像信号を記憶する第一の
   メモリと、 前記映像信号処理回路からの映像信号を記憶する第二の
   メモリと、 前記第一のメモリから読み出された映像信号に重み付け
   し前記表示形式設定回路で制御される第一の係数回路と
   、 前記第二のメモリから読み出された映像信号に重み付け
   し前記表示形式設定回路で制御される第二の係数回路と
   、 前記第一の係数回路の出力信号と前記第二の係数回路の
   出力信号とを加算する加算回路とで構成されることを特
   徴とするワイドテレビジョン受信機。 ４　請求項１、２又は３記載のワイドテレビジョン受信
   機において、 前記表示形式変換メモリ回路に用いる前記第二のメモリ
   は、前記第一のメモリから読みだされた映像信号を少な
   くとも一水平期間記憶するメモリであることを特徴とす
   るワイドテレビジョン受信機。 ５　請求項１、２、３又は４記載のワイドテレビジョン
   受信機において、 前記同期再生回路と前記固定周波数発生回路とを特殊表
   示状態に制御する特殊表示制御回路を備え、前記表示形
   式変換メモリ回路に具備したメモリで特殊表示機能を実
   現することを特徴とするワイドテレビジョン受信機。 ６　映像信号を記憶する第一のメモリと、 映像信号を記憶する第二のメモリと、 前記第一のメモリから読み出された映像信号に重み付け
   する第一の係数回路と、 前記第二のメモリから読み出された映像信号に重み付け
   する第二の係数回路と、 前記第一の係数回路の出力信号と前記第二の係数回路の
   出力信号とを加算する加算回路と、前記第一、第二のメ
   モリと前記第一、第二の係数回路を制御するメモリ制御
   回路とで構成され、 映像信号の表示アスペクト比の変換が可能なことを特徴
   とする表示形式変換メモリ回路。