JPH0414535B2 - - Google Patents
Info
- Publication number
- JPH0414535B2 JPH0414535B2 JP56059566A JP5956681A JPH0414535B2 JP H0414535 B2 JPH0414535 B2 JP H0414535B2 JP 56059566 A JP56059566 A JP 56059566A JP 5956681 A JP5956681 A JP 5956681A JP H0414535 B2 JPH0414535 B2 JP H0414535B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- power supply
- main power
- unit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00888—Control thereof
- H04N1/00896—Control thereof using a low-power mode, e.g. standby
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32561—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using a programmed control device, e.g. a microprocessor
- H04N1/32566—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using a programmed control device, e.g. a microprocessor at the transmitter or at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Facsimiles In General (AREA)
- Facsimile Transmission Control (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、システムコントロールユニツトに
２個のCPUを使用して、システムの機能制御を
それぞれ分担させるようにしたフアクシミリ装置
に係り、特に、各種のフアクシミリ装置に充分に
対応できるように、制御プログラムの変更を容易
にしてコストの低減化を可能にしたフアクシミリ
装置に関する。
２個のCPUを使用して、システムの機能制御を
それぞれ分担させるようにしたフアクシミリ装置
に係り、特に、各種のフアクシミリ装置に充分に
対応できるように、制御プログラムの変更を容易
にしてコストの低減化を可能にしたフアクシミリ
装置に関する。
従来の技術
２個のCPUを用いてシステムコントロールユ
ニツトを構成することによつて、使用部品点数や
その実装スペース等を増加することなく、しかも
低コストのフアクシミリ装置が得られるようにし
たフアクシミリ制御方式については、この発明の
発明者等によつてすでに提案されている（特開昭
57−168573号公報参照）。
ニツトを構成することによつて、使用部品点数や
その実装スペース等を増加することなく、しかも
低コストのフアクシミリ装置が得られるようにし
たフアクシミリ制御方式については、この発明の
発明者等によつてすでに提案されている（特開昭
57−168573号公報参照）。
発明が解決しようとする課題
この発明のフアクシミリ装置は、先の提案され
たフアクシミリ制御方式をさらに具体化するとと
もに、２個のCPUにシステムの機能制御をそれ
ぞれ分担させることによつて、制御プログラムの
変更を容易にしてコストの低減化を可能にしたフ
アクシミリ装置を提供することを目的とする。
たフアクシミリ制御方式をさらに具体化するとと
もに、２個のCPUにシステムの機能制御をそれ
ぞれ分担させることによつて、制御プログラムの
変更を容易にしてコストの低減化を可能にしたフ
アクシミリ装置を提供することを目的とする。
課題を解決するための手段
この発明では、
主電源部と副電源部、および送信または受信動
作中に主電源部からその電源を提供される第１の
CPUと、動作中には常時副電源部からその電源
を供給される第２のCPUとを備え、待機中には
前記第２のCPUによつてシステム全体の状態監
視を行い、主電源投入の要因を検出すると前記第
２のCPUが前記主電源部の投入動作を行うとと
もに、前記第１のCPUに対して前記主電源投入
要因を通知し、主電源部投入後は前記第２の
CPUを前記第１のCPUに隷属させるとともに前
記第１のCPUが前記要因通知に応じた所定の動
作を実行し、該所定の動作終了後は前記第１の
CPUの命令によつて前記第２のCPUが主電源を
遮断するとともに、再びシステム全体の状態監視
を行うフアクシミリ装置において、 前記第１のCPUは、伝送制御関係のコントロ
ールを分担する機能を備え、 前記第２のCPUは、機構制御関係のコントロ
ールを分担する機能を備えた構成である。
作中に主電源部からその電源を提供される第１の
CPUと、動作中には常時副電源部からその電源
を供給される第２のCPUとを備え、待機中には
前記第２のCPUによつてシステム全体の状態監
視を行い、主電源投入の要因を検出すると前記第
２のCPUが前記主電源部の投入動作を行うとと
もに、前記第１のCPUに対して前記主電源投入
要因を通知し、主電源部投入後は前記第２の
CPUを前記第１のCPUに隷属させるとともに前
記第１のCPUが前記要因通知に応じた所定の動
作を実行し、該所定の動作終了後は前記第１の
CPUの命令によつて前記第２のCPUが主電源を
遮断するとともに、再びシステム全体の状態監視
を行うフアクシミリ装置において、 前記第１のCPUは、伝送制御関係のコントロ
ールを分担する機能を備え、 前記第２のCPUは、機構制御関係のコントロ
ールを分担する機能を備えた構成である。
作用
理解を容易にするために、最初に、先に提案さ
れたフアクシミリ制御方式について、簡単に説明
する。
れたフアクシミリ制御方式について、簡単に説明
する。
２個の主副電源部とこれらの電源部によつてそ
れぞれ動作される２個のCPUとを使用し、待機
中には、その一方の例えば第２のCPUすなわち
スレーブCPUを比較的小容量の副電源で動作さ
せて、システムの状態監視を行う。この場合に、
他方の例えば第１のCPU、すなわちマスター
CPUは動作させない。
れぞれ動作される２個のCPUとを使用し、待機
中には、その一方の例えば第２のCPUすなわち
スレーブCPUを比較的小容量の副電源で動作さ
せて、システムの状態監視を行う。この場合に、
他方の例えば第１のCPU、すなわちマスター
CPUは動作させない。
スレーブCPUは、予め決められた主電源の投
入要因を検出すると、主電源の投入動作を行うと
ともに、主電源投入後はマスターCPUに隷属さ
れ、マスターCPUからのコマンドに従つて動作
する。
入要因を検出すると、主電源の投入動作を行うと
ともに、主電源投入後はマスターCPUに隷属さ
れ、マスターCPUからのコマンドに従つて動作
する。
そして、必要な動作が終了すると、マスター
CPUは主電源を遮断するコマンドを発し、スレ
ーブCPUは、主電源の遮断動作を行うとともに、
その後はマスターCPUから開放されて再びシス
テムの状態監視を続けることになる。
CPUは主電源を遮断するコマンドを発し、スレ
ーブCPUは、主電源の遮断動作を行うとともに、
その後はマスターCPUから開放されて再びシス
テムの状態監視を続けることになる。
ところで、この発明のフアクシミリ装置では、
このような２個のCPUによつてシステムコント
ロールユニツトを構成する場合に、一方のCPU
例えばマスターCPUには、プロトコールその他
の伝送制御系のコントロール機能およびそのコマ
ンド発生の機能を分担させ、他方のCPU例えば
スレーブCPUには、機構制御系のコントロール
機能とシステムの状態監視機能とを分担させるよ
うに、それぞれのCPUに対してその機能を分割
して与えている。
このような２個のCPUによつてシステムコント
ロールユニツトを構成する場合に、一方のCPU
例えばマスターCPUには、プロトコールその他
の伝送制御系のコントロール機能およびそのコマ
ンド発生の機能を分担させ、他方のCPU例えば
スレーブCPUには、機構制御系のコントロール
機能とシステムの状態監視機能とを分担させるよ
うに、それぞれのCPUに対してその機能を分割
して与えている。
このように、２個のCPUを使用し、かつそれ
ぞれの機能を分割することによつて、個別にプロ
グラムの変更が可能となり、各種のフアクシミリ
装置に要求される多少の機能の付加変更に容易に
対処することができ、コストダウンも達成され
る。
ぞれの機能を分割することによつて、個別にプロ
グラムの変更が可能となり、各種のフアクシミリ
装置に要求される多少の機能の付加変更に容易に
対処することができ、コストダウンも達成され
る。
その上、先に提案したフアクシミリと同様に、
システムの状態監視が充分に行えると共に、消費
電力も節減される。
システムの状態監視が充分に行えると共に、消費
電力も節減される。
実施例
次に、この発明のフアクシミリ装置について、
図面を参照しながら、一実施例を説明する。
図面を参照しながら、一実施例を説明する。
第１図ＡとＢは、この発明のフアクシミリ装置
の構造図の一例であり、第１図Ａは側面図、第１
図Ｂは正面から見た内部構造図である。
の構造図の一例であり、第１図Ａは側面図、第１
図Ｂは正面から見た内部構造図である。
図面において、１は操作部、２は自動原稿送り
（ADF）・読取部（スキヤナー）、３は記録部（プ
ロツター）、４は制御電源部（コントローラ）、５
は送受信用の操作スイツチや表示ランプ等が設け
られた主操作盤、６は送受信以外の操作スイツチ
や表示ランプ等が設けられた副操作盤、７は原稿
の両側端をガイドする原稿ガイド板、８は原稿挿
入口、９は積層原稿の最下位原稿を搬送する
ADFフイードローラ、１０は積層原稿を１枚に
分離させる分離ゴム、１１は積層原稿を１枚だけ
分離させて読取部へ搬送する分離ローラ、１２は
積層原稿の最下位原稿を吸着するセンターフア
ン、１３はADFを駆動するADFモータ、１４は
原稿を搬送するスキヤナー・フイードローラ、１
５は原稿をコンタクトガラスへ密接させる圧板、
１６はコンタクトガラス、１７は原稿照射用の螢
光灯、１８はミラー、１９は原稿を搬送するため
の駆動モータでスキヤナー・パルスモータを示
す。
（ADF）・読取部（スキヤナー）、３は記録部（プ
ロツター）、４は制御電源部（コントローラ）、５
は送受信用の操作スイツチや表示ランプ等が設け
られた主操作盤、６は送受信以外の操作スイツチ
や表示ランプ等が設けられた副操作盤、７は原稿
の両側端をガイドする原稿ガイド板、８は原稿挿
入口、９は積層原稿の最下位原稿を搬送する
ADFフイードローラ、１０は積層原稿を１枚に
分離させる分離ゴム、１１は積層原稿を１枚だけ
分離させて読取部へ搬送する分離ローラ、１２は
積層原稿の最下位原稿を吸着するセンターフア
ン、１３はADFを駆動するADFモータ、１４は
原稿を搬送するスキヤナー・フイードローラ、１
５は原稿をコンタクトガラスへ密接させる圧板、
１６はコンタクトガラス、１７は原稿照射用の螢
光灯、１８はミラー、１９は原稿を搬送するため
の駆動モータでスキヤナー・パルスモータを示
す。
また、２０は原稿からの光をCCD素子へ結像
させるレンズ、２１は読取関係の電気回路が設け
られたセンサーボード、２２は原稿からの光を電
気信号に変換するCCD読取素子、２３は原稿テ
ーブル、２４は原稿を縮小するときCCD素子等
を移動するための駆動モータでリダクシヨン用モ
ータ、２５は静電記録紙のロール紙、２６はガイ
ドローラ、２７は記録紙をセツトするときに使用
する搬送ローラでマニユアル・フイードローラ、
２８は記録紙の緩衝用のテンシヨンローラ、２９
はスタイラスによる記録時に記録紙を搬送する記
録用フイードローラ、３０は記録紙をスタイラス
へ密接させる背面ローラ、３１は記録紙上へ画像
に対応して負電圧を印加させる片面スタイラス、
３２は記録時に記録紙を搬送するためのプロツタ
ー・パルスモータ、３３は記録紙を切断するカツ
ターユニツト、３４は現像工程へ記録紙を搬送す
る現像用フイードローラ、３５はマグネツトロー
ラへのトナーの付着量を決定するドクター板、３
６はトナーを付着させるマグネツトローラユニツ
ト、３７はトナー用ホツパー、３８は記録紙をト
ナーに密接させるギヤツプローラ、３９は反射板
を示す。
させるレンズ、２１は読取関係の電気回路が設け
られたセンサーボード、２２は原稿からの光を電
気信号に変換するCCD読取素子、２３は原稿テ
ーブル、２４は原稿を縮小するときCCD素子等
を移動するための駆動モータでリダクシヨン用モ
ータ、２５は静電記録紙のロール紙、２６はガイ
ドローラ、２７は記録紙をセツトするときに使用
する搬送ローラでマニユアル・フイードローラ、
２８は記録紙の緩衝用のテンシヨンローラ、２９
はスタイラスによる記録時に記録紙を搬送する記
録用フイードローラ、３０は記録紙をスタイラス
へ密接させる背面ローラ、３１は記録紙上へ画像
に対応して負電圧を印加させる片面スタイラス、
３２は記録時に記録紙を搬送するためのプロツタ
ー・パルスモータ、３３は記録紙を切断するカツ
ターユニツト、３４は現像工程へ記録紙を搬送す
る現像用フイードローラ、３５はマグネツトロー
ラへのトナーの付着量を決定するドクター板、３
６はトナーを付着させるマグネツトローラユニツ
ト、３７はトナー用ホツパー、３８は記録紙をト
ナーに密接させるギヤツプローラ、３９は反射板
を示す。
４０は定着用光源のキセノンランプ、４１はキ
セノンランプと反射板の汚染を防止する定着保護
ガラス、４２は定着時に記録紙を搬送する搬送ベ
ルト、４３は記録紙を搬送ベルトへ吸着させ、ま
た定着部を冷却する吸着・冷却フアン、４４は記
録紙を搬送し、反転しないときは排紙ローラとし
て作用する排紙切換えローラ、４５は記録紙を反
転させるときの反転切換えローラ、４６は記録紙
の通路を切換える反転切換え板、４７は反転した
記録紙を搬送する反転搬送ローラ、４８は受信記
録紙をコピートレイヘ排紙する排紙ローラ、４９
はプロツター部を駆動するプロツター・モーター
を示す。
セノンランプと反射板の汚染を防止する定着保護
ガラス、４２は定着時に記録紙を搬送する搬送ベ
ルト、４３は記録紙を搬送ベルトへ吸着させ、ま
た定着部を冷却する吸着・冷却フアン、４４は記
録紙を搬送し、反転しないときは排紙ローラとし
て作用する排紙切換えローラ、４５は記録紙を反
転させるときの反転切換えローラ、４６は記録紙
の通路を切換える反転切換え板、４７は反転した
記録紙を搬送する反転搬送ローラ、４８は受信記
録紙をコピートレイヘ排紙する排紙ローラ、４９
はプロツター部を駆動するプロツター・モーター
を示す。
５０はキセノンランプを発光させる定着用電
源、５１は装置の主電源である制御用電源、５２
は装置の制御回路が収納される制御回路部、５３
は送信済み原稿がスタツクされる原稿トレイ、５
４は受信記録紙がスタツクされるコピートレイ、
５５〜６３はセンサーで、５５はADFの原稿の
有無検知用、５６は原稿を検出するとスキヤナ
ー・フイードローラを駆動するためのセンサー、
５７は原稿が読取位置まで搬送されたことを検知
するためのセンサー、５８は記録紙の有無検知
用、５９は記録紙が現像ユニツトの前まで搬送さ
れたことを検知するためのセンサー、６０は記録
紙の反転のタイミングを制御するためのセンサ
ー、６１は記録紙が排紙されたことを検知するセ
ンサー、６２はロール紙の残量検知用、６３はト
ナーの有無検知用センサーを示す。
源、５１は装置の主電源である制御用電源、５２
は装置の制御回路が収納される制御回路部、５３
は送信済み原稿がスタツクされる原稿トレイ、５
４は受信記録紙がスタツクされるコピートレイ、
５５〜６３はセンサーで、５５はADFの原稿の
有無検知用、５６は原稿を検出するとスキヤナ
ー・フイードローラを駆動するためのセンサー、
５７は原稿が読取位置まで搬送されたことを検知
するためのセンサー、５８は記録紙の有無検知
用、５９は記録紙が現像ユニツトの前まで搬送さ
れたことを検知するためのセンサー、６０は記録
紙の反転のタイミングを制御するためのセンサ
ー、６１は記録紙が排紙されたことを検知するセ
ンサー、６２はロール紙の残量検知用、６３はト
ナーの有無検知用センサーを示す。
第２図は、フアクシミリ装置の基本構成の一例
を示す機能ブロツク図である。図面において、１
００は読取部、２００はVPU（ビデオ・プロセツ
シング・ユニツト）、３００はTTI・RTI（送信端
末識別情報発生部・受信端末識別情報発生部）、
４００はWE（書込駆動部）、５００は主・副走査
装置、６００はDCR（データ符号化復号化部）、
７００はEDU（２次元符号化復号化部）、８００
は記録部、９００は機構制御装置、１０００は
SCU（システム・コントロール・ユニツト）、１
１００はＧ−CU（Ｇ機用コンパチブル・ユニ
ツト）、１２００はCCU（通信制御装置）、１３０
０は操作部（OP−PORT）、１４００はモデム
（変復調装置）、１５００はADF（自動原稿給紙
部）、１６００は電源部、１７００はNCU（網制
御ユニツト）、１８０１は送信原稿、１８０２は
受信コピー、１８０３は電話機を示し、また実線
はデータ信号系、白線は制御信号系を示す。
を示す機能ブロツク図である。図面において、１
００は読取部、２００はVPU（ビデオ・プロセツ
シング・ユニツト）、３００はTTI・RTI（送信端
末識別情報発生部・受信端末識別情報発生部）、
４００はWE（書込駆動部）、５００は主・副走査
装置、６００はDCR（データ符号化復号化部）、
７００はEDU（２次元符号化復号化部）、８００
は記録部、９００は機構制御装置、１０００は
SCU（システム・コントロール・ユニツト）、１
１００はＧ−CU（Ｇ機用コンパチブル・ユニ
ツト）、１２００はCCU（通信制御装置）、１３０
０は操作部（OP−PORT）、１４００はモデム
（変復調装置）、１５００はADF（自動原稿給紙
部）、１６００は電源部、１７００はNCU（網制
御ユニツト）、１８０１は送信原稿、１８０２は
受信コピー、１８０３は電話機を示し、また実線
はデータ信号系、白線は制御信号系を示す。
読取部１００は、原稿１８０１の書画情報を画
信号に変換するユニツトで、光学系と照明系から
構成され、次のVPU２００へ白黒の画信号で出
力する。
信号に変換するユニツトで、光学系と照明系から
構成され、次のVPU２００へ白黒の画信号で出
力する。
主・副走査装置５００は、スタイラス記録方式
の場合には、紙送り機構だけで構成される。
の場合には、紙送り機構だけで構成される。
記録部８００は、画信号を可視像に変換するユ
ニツトで、WE４００から与えられる画信号を現
像・定着する。
ニツトで、WE４００から与えられる画信号を現
像・定着する。
TTI・RTI３００は、送信時に送信機側の、受
信時には受信機側の識別情報を発生するユニツト
で、例えば送信機の番号、発信時刻、交信終了時
刻等を発生する。
信時には受信機側の識別情報を発生するユニツト
で、例えば送信機の番号、発信時刻、交信終了時
刻等を発生する。
DCR６００は、書画情報の有する冗長性を除
去して、MH方式等の１次元符号化による圧縮デ
ータに変換し、また受信された圧縮データを復号
するユニツトである。
去して、MH方式等の１次元符号化による圧縮デ
ータに変換し、また受信された圧縮データを復号
するユニツトである。
またEDU７００は、同じく２次元符号化とそ
の復号化を行うユニツトである。
の復号化を行うユニツトである。
CCU１２００は、回線のコントロールユニツ
トで、SCU１０００からの命令によつてフアク
シミリ制御手順を実行する。
トで、SCU１０００からの命令によつてフアク
シミリ制御手順を実行する。
モデム１４００は、コード化されたバイナリー
の書画情報を回線伝送に適する信号に変換し、ま
た受信された書画情報を復調する。
の書画情報を回線伝送に適する信号に変換し、ま
た受信された書画情報を復調する。
NCU１７００は、回線とのインターフエース
機能を有し、回線の保持や呼出し音の検出等を行
う。
機能を有し、回線の保持や呼出し音の検出等を行
う。
Ｇ−CU１１００は、CCITT規格に準拠した
Ｇモデムを有し、３値化データの変復調を行
う。
Ｇモデムを有し、３値化データの変復調を行
う。
また、機構制御装置９００は、機構部のコント
ロールユニツトで、SCU１０００からの命令に
よつて、読取部１００や、主・副走査装置５０
０、記録部８００の機構部を駆動する。
ロールユニツトで、SCU１０００からの命令に
よつて、読取部１００や、主・副走査装置５０
０、記録部８００の機構部を駆動する。
SCU１０００は、これらの各部からなるシス
テムをコントロールするユニツトで、フアクシミ
リマシンとしてのシーケンスをコントロールす
る。
テムをコントロールするユニツトで、フアクシミ
リマシンとしてのシーケンスをコントロールす
る。
操作部１３００は、オペレータのスイツチ操作
をSCU１０００へ伝え、またマシンの動作モー
ドや状態をオペレータに通知する。
をSCU１０００へ伝え、またマシンの動作モー
ドや状態をオペレータに通知する。
第３図は、この発明のフアクシミリ装置の
SCU１０００と電源部１６００の要部構成の一
実施例を示すブロツク図である。図面における符
号は第２図と同様であり、また１００１はスレー
ブCPU、１００２はマスターCPU、１６０１は
副電源部、１６０２は主電源部、SWは電源スイ
ツチを示す。
SCU１０００と電源部１６００の要部構成の一
実施例を示すブロツク図である。図面における符
号は第２図と同様であり、また１００１はスレー
ブCPU、１００２はマスターCPU、１６０１は
副電源部、１６０２は主電源部、SWは電源スイ
ツチを示す。
この第３図の場合には、電源スイツチSWがオ
ンされると副電源部１６０１だけが投入され、ス
レーブCPU１００１が動作状態となつて待機状
態とされる。
ンされると副電源部１６０１だけが投入され、ス
レーブCPU１００１が動作状態となつて待機状
態とされる。
スレーブCPU１００１は、読取装置の原稿の
有無、現像部の記録紙の有無、スタートスイツチ
のオン等を監視して、システムの状態監視を行
い、送信または受信スタートの命令信号や電話呼
出し信号その他予め決められた主電源の投入要因
を検知すると、主電源部１６０２の投入動作を行
う。主電源投入後は、マスターCPU１００２は
伝送制御系のコントロールを行い、またスレーブ
CPU１００１は機構制御系のコントロールを行
う。
有無、現像部の記録紙の有無、スタートスイツチ
のオン等を監視して、システムの状態監視を行
い、送信または受信スタートの命令信号や電話呼
出し信号その他予め決められた主電源の投入要因
を検知すると、主電源部１６０２の投入動作を行
う。主電源投入後は、マスターCPU１００２は
伝送制御系のコントロールを行い、またスレーブ
CPU１００１は機構制御系のコントロールを行
う。
スレーブCPU１００１の役割りは次のとおり
である。
である。
第１は、送信時におけるスキヤナーの原稿フイ
ード制御で、(1)パルスモータの駆動、停止、およ
び速度の指定、(2)原稿のジヤム監視、(3)最長原稿
の計測、等を行う。
ード制御で、(1)パルスモータの駆動、停止、およ
び速度の指定、(2)原稿のジヤム監視、(3)最長原稿
の計測、等を行う。
第２は、受信時におけるプロツターのペーパー
フイード制御で、(1)パルスモータの駆動、停止、
および速度の指定、(2)ペーパーのループ量の計測
および監視、(3)各種クラツチの制御、(4)ペーパー
のジヤム監視、(5)反転動作制御、(6)ペーパー残量
の監視、(7)フラツシユランプの点灯制御、(8)フラ
ツシユランプの障害監視、等が行われる。
フイード制御で、(1)パルスモータの駆動、停止、
および速度の指定、(2)ペーパーのループ量の計測
および監視、(3)各種クラツチの制御、(4)ペーパー
のジヤム監視、(5)反転動作制御、(6)ペーパー残量
の監視、(7)フラツシユランプの点灯制御、(8)フラ
ツシユランプの障害監視、等が行われる。
第３は、コピーモードにおけるスキヤナー、プ
ロツターの制御である。
ロツターの制御である。
第４は、オペポートのランプ点灯制御を行う。
第５は、螢光灯チエツクのための点灯制御の動
作を行う。
作を行う。
このように、この発明のフアクシミリ装置で
は、スレーブCPU１００１は機構制御系のコン
トロールを分担し、またマスターCPU１００２
はプロトコールその他の伝送制御系のコントロー
ル、およびスレーブCPU１００１へのコマンド
の発生を分担する。
は、スレーブCPU１００１は機構制御系のコン
トロールを分担し、またマスターCPU１００２
はプロトコールその他の伝送制御系のコントロー
ル、およびスレーブCPU１００１へのコマンド
の発生を分担する。
そのため、個別にプログラムの変更が可能とな
り、機能変更に容易に対処することができる。
り、機能変更に容易に対処することができる。
第４図ＡとＢは、この発明のフアクシミリ装置
の一実施例を示すブロツク図である。図面におけ
る符号は、第２図および第３図と同様であり、１
０１はパルスモータ、１０２は縮小用モータ、１
０３はCCD等の光電変換素子、１０４はセンサ
ー、２０１はピーク検出部、２０２はサンプリン
グ部、２０３は２値変換器、２０４はCCD駆動
クロツク発生器、２０５はＤ／Ａ変換器、２０６
はROM、２０７はアドレスカウンタ、３０１は
CPU（セントラル・プロセツシング・ユニツト）、
３０２はビデオメモリ、３０３は水晶時計、３０
４は表示用メモリ、３０５はシリアルインターフ
エース回路、３０６はジヤーナルプリンタ、３０
７は螢光表示器、４０１はＳ−Ｐ変換器、４０２
はレベル変換器、４０３はスタイラス高圧スイツ
チング回路、４０４は書込みタイミング制御回
路、４０５はセグメント選択回路、４０６はレベ
ル変換器、４０７はセグメント高圧スイツチング
回路、６０１はラインバツフア制御部、６０２は
ラインバツフア、６０３は入力データ切換部、６
０４はカラー判別RLカウンタ、６０５は切換部、
６０６はメツセージバツフア、６０７は１チツプ
μ−CPU、６０８はコマンドデコーダ、７０１
はμ−CPU、７０２はRL発生部、７０３はモー
ド検出部、７０４はメツセージバツフア、８０１
は高圧電源、８０２はスタイラス・セグメント電
極、８０３は定着部、８０４は現像部、８０５は
カツター、８０６はパルスモータ、８０７は記録
紙、９０１はステツプ速度制御回路、９０２はス
イツチング回路、９０３はステツプ速度制御回
路、９０４はスイツチング回路、１００３は
ROM、１００４はハイドシエイクインターフエ
イス回路、１００５はアドレススラツチ回路、１
００６はROM、１００７はアドレスラツチ回
路、１００８はハンドシエイクコントローラ、１
００９はクロツク発生器、１０１０と１０１１は
Ｉ／Ｏポート、１１０１はＩ／Ｏポート、１１０
２はデータ制御部、１１０３はデータメモリ、１
１０４はＩ／Ｏポート、１１０５はトーナル信号
発生部、１１０６は変調部、１１０７は信号選択
回路、１１０８は同期信号発生部、１１０９は復
調部、１１１０はデータサンプリング部、１１１
１はトーナル信号検出部、１３０１は操作部（オ
ペポート）、１３０２は制御部、１３０３は表示
部、１３０４は操作部、１３０５は制御部、１３
０６は表示部、１４０１はM48型モデム、１４０
２はV96P型モデム、１４０３はデータ選択器、
１４０４と１４０５はLPF、１４０６はアツテ
ネータ、１４０７はV21型モデム、１４０８は
LPF、１４０９はHYB、１４１０はキヤリア検
出器、１４１１はリミツタ、１４１２はBPF、
１４１３はHPF、１４１４は462Hz検出器、１４
１５はリミツタ、１４１６はBPF、１４１７〜
１４２０はアンプ、１５０１は原稿分離フアンモ
ータ、１５０２は原稿搬送モータ、１５０３はセ
ンサー、１６０３はゼロクロスACスイツチ、１
７０１はオフフツク検出リレー、１７０２は整流
器、１７０３はリング検出リレー、１７０４は直
流回路閉結リレー、１９００はDSB、１９０１
〜１９０３はコンパレータ、２００１はスピー
カ、２００２は受信カウンタ、２００３は送信カ
ウンタを示し、またP1〜P6およびQ1とQ2はそれ
ぞれ対応する符号位置との接続点を示す。
の一実施例を示すブロツク図である。図面におけ
る符号は、第２図および第３図と同様であり、１
０１はパルスモータ、１０２は縮小用モータ、１
０３はCCD等の光電変換素子、１０４はセンサ
ー、２０１はピーク検出部、２０２はサンプリン
グ部、２０３は２値変換器、２０４はCCD駆動
クロツク発生器、２０５はＤ／Ａ変換器、２０６
はROM、２０７はアドレスカウンタ、３０１は
CPU（セントラル・プロセツシング・ユニツト）、
３０２はビデオメモリ、３０３は水晶時計、３０
４は表示用メモリ、３０５はシリアルインターフ
エース回路、３０６はジヤーナルプリンタ、３０
７は螢光表示器、４０１はＳ−Ｐ変換器、４０２
はレベル変換器、４０３はスタイラス高圧スイツ
チング回路、４０４は書込みタイミング制御回
路、４０５はセグメント選択回路、４０６はレベ
ル変換器、４０７はセグメント高圧スイツチング
回路、６０１はラインバツフア制御部、６０２は
ラインバツフア、６０３は入力データ切換部、６
０４はカラー判別RLカウンタ、６０５は切換部、
６０６はメツセージバツフア、６０７は１チツプ
μ−CPU、６０８はコマンドデコーダ、７０１
はμ−CPU、７０２はRL発生部、７０３はモー
ド検出部、７０４はメツセージバツフア、８０１
は高圧電源、８０２はスタイラス・セグメント電
極、８０３は定着部、８０４は現像部、８０５は
カツター、８０６はパルスモータ、８０７は記録
紙、９０１はステツプ速度制御回路、９０２はス
イツチング回路、９０３はステツプ速度制御回
路、９０４はスイツチング回路、１００３は
ROM、１００４はハイドシエイクインターフエ
イス回路、１００５はアドレススラツチ回路、１
００６はROM、１００７はアドレスラツチ回
路、１００８はハンドシエイクコントローラ、１
００９はクロツク発生器、１０１０と１０１１は
Ｉ／Ｏポート、１１０１はＩ／Ｏポート、１１０
２はデータ制御部、１１０３はデータメモリ、１
１０４はＩ／Ｏポート、１１０５はトーナル信号
発生部、１１０６は変調部、１１０７は信号選択
回路、１１０８は同期信号発生部、１１０９は復
調部、１１１０はデータサンプリング部、１１１
１はトーナル信号検出部、１３０１は操作部（オ
ペポート）、１３０２は制御部、１３０３は表示
部、１３０４は操作部、１３０５は制御部、１３
０６は表示部、１４０１はM48型モデム、１４０
２はV96P型モデム、１４０３はデータ選択器、
１４０４と１４０５はLPF、１４０６はアツテ
ネータ、１４０７はV21型モデム、１４０８は
LPF、１４０９はHYB、１４１０はキヤリア検
出器、１４１１はリミツタ、１４１２はBPF、
１４１３はHPF、１４１４は462Hz検出器、１４
１５はリミツタ、１４１６はBPF、１４１７〜
１４２０はアンプ、１５０１は原稿分離フアンモ
ータ、１５０２は原稿搬送モータ、１５０３はセ
ンサー、１６０３はゼロクロスACスイツチ、１
７０１はオフフツク検出リレー、１７０２は整流
器、１７０３はリング検出リレー、１７０４は直
流回路閉結リレー、１９００はDSB、１９０１
〜１９０３はコンパレータ、２００１はスピー
カ、２００２は受信カウンタ、２００３は送信カ
ウンタを示し、またP1〜P6およびQ1とQ2はそれ
ぞれ対応する符号位置との接続点を示す。
この第４図ＡとＢに示される一点鎖線Ａ−Ａ
は、回路が複雑化しているので、拡大して図示す
る必要上から便宜的に区切つたもので、実際上は
両図の対応する符号の各接続点が相互に接続され
て１つの回路を形成している。
は、回路が複雑化しているので、拡大して図示す
る必要上から便宜的に区切つたもので、実際上は
両図の対応する符号の各接続点が相互に接続され
て１つの回路を形成している。
第５図ＡとＢは、第４図ＡとＢに示したこの発
明のフアクシミリ装置の動作を説明するためのフ
ローチヤートである。図面において、〜は、
それぞれ対応する符号位置へステツプすることを
示す。
明のフアクシミリ装置の動作を説明するためのフ
ローチヤートである。図面において、〜は、
それぞれ対応する符号位置へステツプすることを
示す。
スレーブCPU１００１は、第３図に示した電
源スイツチSWがオンになると、第５図Ａの上方
に示されるように、主電源部１６０２の投入動作
を行い、マスターCPU１００２を動作させる。
そして、マスターCPU１００２からのコマンド
によつて、ADFとプロツターをイニシヤライズ
した後、一旦主電源を遮断する。
源スイツチSWがオンになると、第５図Ａの上方
に示されるように、主電源部１６０２の投入動作
を行い、マスターCPU１００２を動作させる。
そして、マスターCPU１００２からのコマンド
によつて、ADFとプロツターをイニシヤライズ
した後、一旦主電源を遮断する。
このような動作が終了すると、スレーブCPU
１００１はマスターCPU１００２から解放され
て、システムの状態監視を開始する。
１００１はマスターCPU１００２から解放され
て、システムの状態監視を開始する。
まず、第５図Ａの左側上端のフローに入り、原
稿がセツトされているか否かをチエツクする。原
稿がセツトされていれば、セツトが完了したか、
フラグがセツトされているか、原稿再セツトラン
プがオンしているか、等をチエツクする。
稿がセツトされているか否かをチエツクする。原
稿がセツトされていれば、セツトが完了したか、
フラグがセツトされているか、原稿再セツトラン
プがオンしているか、等をチエツクする。
これらがセツトされていたり、セツトランプが
オンしていれば、左側から３列目のコピーフロー
が最初のステツプに移る。
オンしていれば、左側から３列目のコピーフロー
が最初のステツプに移る。
もし、コピーボタンがオンであれば、順次その
下方のステツプへ進んで、原稿再セツトランプ、
セツト完了フラグのセツト、ADFの原稿の有無、
等について判定する。
下方のステツプへ進んで、原稿再セツトランプ、
セツト完了フラグのセツト、ADFの原稿の有無、
等について判定する。
また、コピーボタンがオンでなければ、左側か
ら４列目の送信フローの最初のステツプへ進む。
すなわち、オフフツクであるかどうかについて判
断し、もしオフフツクであれば、スタートボタン
がオンとなつているか、原稿セツト完了フラグが
セツトされているか、等について判断する。
ら４列目の送信フローの最初のステツプへ進む。
すなわち、オフフツクであるかどうかについて判
断し、もしオフフツクであれば、スタートボタン
がオンとなつているか、原稿セツト完了フラグが
セツトされているか、等について判断する。
もし、オフフツクでなければ、左側から５列目
の受信フローの最初のステツプへ移り、呼出音検
出の有無について判断する。呼出音が検出されれ
ば、ポーリングランプがオンしているかどうかに
ついて判断する。もし、ポーリングランプがオン
になつていれば、ポーリング送信を行うことにな
り、メイン電源の投入動作が行われる。
の受信フローの最初のステツプへ移り、呼出音検
出の有無について判断する。呼出音が検出されれ
ば、ポーリングランプがオンしているかどうかに
ついて判断する。もし、ポーリングランプがオン
になつていれば、ポーリング送信を行うことにな
り、メイン電源の投入動作が行われる。
呼出音が検出されなければ、さらに右の左側か
ら６列目、すなわち右側から１列目の最初のステ
ツプへ進む。そして、ポーリングボタンがオンに
なつているかどうかを判断し、オンになつている
か、原稿セツト完了フラグがセツトされている
か、等について順次判断する。
ら６列目、すなわち右側から１列目の最初のステ
ツプへ進む。そして、ポーリングボタンがオンに
なつているかどうかを判断し、オンになつている
か、原稿セツト完了フラグがセツトされている
か、等について順次判断する。
もし、ポーリングボタンがオンになつていなけ
れば、再び左側上方のステツプへ戻り、原稿セツ
トの検出、セツト完了フラグのセツトの有無、等
について判断することになる。
れば、再び左側上方のステツプへ戻り、原稿セツ
トの検出、セツト完了フラグのセツトの有無、等
について判断することになる。
この第５図Ａと第５図Ｂに示されるフローのう
ち、メイン電極オンまでのステツプについての判
断は、スレーブCPU１００１が分担する。
ち、メイン電極オンまでのステツプについての判
断は、スレーブCPU１００１が分担する。
メイン電源の投入後は、スレーブCPU１００
１はマスターCPU１００２は隷属し、そのコマ
ンドによつて、機構制御系のコントロールを分担
する。また、マスターCPU１００２は、スレー
ブCPU１００１へコマンドを与えるとともに、
伝送制御系のコントロールを分担する。
１はマスターCPU１００２は隷属し、そのコマ
ンドによつて、機構制御系のコントロールを分担
する。また、マスターCPU１００２は、スレー
ブCPU１００１へコマンドを与えるとともに、
伝送制御系のコントロールを分担する。
第６図Ａ〜Ｃは、第５図ＡとＢに示された送信
フローの詳細な動作を示す送信フローチヤートで
ある。
フローの詳細な動作を示す送信フローチヤートで
ある。
第７図Ａ〜Ｃは、同じく第５図ＡとＢに示され
た受信フローの詳細な動作を示す受信フローチヤ
ートである。
た受信フローの詳細な動作を示す受信フローチヤ
ートである。
この第６図Ａ〜Ｃと第７図Ａ〜Ｃにおいて、〇
印で囲まれたA0〜A11とB0〜B6、およびB10〜
B11は、それぞれ対応する符号位置へステツプす
ることを示している。
印で囲まれたA0〜A11とB0〜B6、およびB10〜
B11は、それぞれ対応する符号位置へステツプす
ることを示している。
メイン電源がオフになると、NCUOHリレー
は作動しなくなり、回線の接続は、フアクシミリ
装置から本電話へ切換えられる。
は作動しなくなり、回線の接続は、フアクシミリ
装置から本電話へ切換えられる。
次の第８図ＡとＢは、第４図ＡのSCU１００
０の詳細な構成を示すブロツク図である。図面に
おける符号は、第４図と同様であり、第８図Ａと
Ｂの回路が複数の素子から構成されている場合に
は、その後へアルフアベツトを付して対応させて
いる。
０の詳細な構成を示すブロツク図である。図面に
おける符号は、第４図と同様であり、第８図Ａと
Ｂの回路が複数の素子から構成されている場合に
は、その後へアルフアベツトを付して対応させて
いる。
この第８図ＡとＢに示される一点鎖線Ｂ−Ｂ
も、第４図ＡとＢの場合と同様に、回路を拡大し
て表示したために便宜的に区切つたもので、実際
上は画図で１つの回路を構成している。
も、第４図ＡとＢの場合と同様に、回路を拡大し
て表示したために便宜的に区切つたもので、実際
上は画図で１つの回路を構成している。
なお、以上の実施例では、スレーブCPUがシ
ステムの状態監視と機構制御系のコントロールを
担当し、マスターCPUへの主電源投入後は、マ
スターCPUに隷属されそのコマンドに従つて機
構制御系のコントロールを行い、またマスター
CPUはスレーブCPUへのコマンドの発生と伝送
制御系のコントロールを担当する場合について説
明した。
ステムの状態監視と機構制御系のコントロールを
担当し、マスターCPUへの主電源投入後は、マ
スターCPUに隷属されそのコマンドに従つて機
構制御系のコントロールを行い、またマスター
CPUはスレーブCPUへのコマンドの発生と伝送
制御系のコントロールを担当する場合について説
明した。
しかし、この発明のフアクシミリ装置は、必ず
しもスレーブCPUがシステムの状態監視を担当
することは必要でなく、またマスターCPUに隷
属してそのコマンドに従つて動作することも必要
ではない。
しもスレーブCPUがシステムの状態監視を担当
することは必要でなく、またマスターCPUに隷
属してそのコマンドに従つて動作することも必要
ではない。
要するに、システム・コントロール・ユニツト
を２個のCPUで構成し、一方のCPUが伝送制御
系のコントロールを分担し、他方のCPUが機構
制御系のコントロールとシステムの状態監視とを
分担するようにした点に特徴を有するものであ
る。したがつて、以上の実施例に限定されるもの
ではない。
を２個のCPUで構成し、一方のCPUが伝送制御
系のコントロールを分担し、他方のCPUが機構
制御系のコントロールとシステムの状態監視とを
分担するようにした点に特徴を有するものであ
る。したがつて、以上の実施例に限定されるもの
ではない。
以上の詳細に説明したとおり、この発明のフア
クシミリ装置では、システム・コントロール・ユ
ニツトに２個のCPUを使用し、それぞれそのコ
ントロールを機能分担するようにしている。
クシミリ装置では、システム・コントロール・ユ
ニツトに２個のCPUを使用し、それぞれそのコ
ントロールを機能分担するようにしている。
発明の効果
この発明のフアクシミリ装置によれば、制御プ
ログラムの変更には、その一方のCPUを交換す
るだけで充分に対応することが可能となる。
ログラムの変更には、その一方のCPUを交換す
るだけで充分に対応することが可能となる。
したがつて、各種のフアクシミリ装置のシステ
ム・コントロール・ユニツトが共通のCPUで構
成可能となり、コストの低減化も行われる。
ム・コントロール・ユニツトが共通のCPUで構
成可能となり、コストの低減化も行われる。
しかも、システムの状態監視も充分に行えると
共に、消費電力も節減される。等の多くの優れた
効果が得られる。
共に、消費電力も節減される。等の多くの優れた
効果が得られる。
第１図Ａはこの発明のフアクシミリ装置の構造
を示す側面図、第１図Ｂは同じくその正面から見
た内部構造図、第２図はフアクシミリ装置の基本
構成の一例を示す機能ブロツク図、第３図はこの
発明のフアクシミリ装置におけるSCUと電源部
の要部構成の一実施例を示すブロツク図、第４図
ＡとＢはこの発明のフアクシミリ装置の一実施例
を示すブロツク図、第５図ＡとＢは第４図ＡとＢ
に示されたこの発明のフアクシミリ装置の動作を
説明するためのフローチヤート、第６図Ａ〜Ｃは
第５図ＡとＢに示された送信フローにおける詳細
な動作を説明するための送信フローチヤート、第
７図Ａ〜Ｃは同じく第５図ＡとＢに示された受信
フローにおける詳細な動作を説明するための受信
フローチヤート、第８図ＡとＢは第４図Ａの
SCUの詳細な構成を示すブロツク図である。 図面において、１０００はSCU、１００１は
スレーブCPU、１００２はマスターCPU、１６
００は電源部、１６０１は副電源部、１６０２は
主電源部を示す。
を示す側面図、第１図Ｂは同じくその正面から見
た内部構造図、第２図はフアクシミリ装置の基本
構成の一例を示す機能ブロツク図、第３図はこの
発明のフアクシミリ装置におけるSCUと電源部
の要部構成の一実施例を示すブロツク図、第４図
ＡとＢはこの発明のフアクシミリ装置の一実施例
を示すブロツク図、第５図ＡとＢは第４図ＡとＢ
に示されたこの発明のフアクシミリ装置の動作を
説明するためのフローチヤート、第６図Ａ〜Ｃは
第５図ＡとＢに示された送信フローにおける詳細
な動作を説明するための送信フローチヤート、第
７図Ａ〜Ｃは同じく第５図ＡとＢに示された受信
フローにおける詳細な動作を説明するための受信
フローチヤート、第８図ＡとＢは第４図Ａの
SCUの詳細な構成を示すブロツク図である。 図面において、１０００はSCU、１００１は
スレーブCPU、１００２はマスターCPU、１６
００は電源部、１６０１は副電源部、１６０２は
主電源部を示す。
Claims (1)
- 【特許請求の範囲】 １ 主電源部と副電源部、および送信または受信
動作中に主電源部からその電源を供給される第１
のCPUと、動作中には常時副電源部からその電
源を供給される第２のCPUとを備え、待機中に
は前記第２のCPUによつてシステム全体の状態
監視を行い、主電源投入の要因を検出すると前記
第２のCPUが前記主電源部の投入動作を行うと
ともに、前記第１のCPUに対して前記主電源投
入要因を通知し、主電源部投入後は前記第２の
CPUを前記第１のCPUに隷属させるとともに前
記第１のCPUが前記要因通知に応じた所定の動
作を実行し、該所定の動作終了後は前記第１の
CPUの命令によつて前記第２のCPUが主電源を
遮断するとともに、再びシステム全体の状態監視
を行うフアクシミリ装置において、 前記第１のCPUは、伝送制御関係のコントロ
ールを分担する機能を備え、 前記第２のCPUは、機構制御関係のコントロ
ールを分担する機能を備えたことを特徴とするフ
アクシミリ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56059566A JPS57174971A (en) | 1981-04-20 | 1981-04-20 | Facsimile equipment |
| US06/366,579 US4593323A (en) | 1981-04-09 | 1982-04-08 | Facsimile system control apparatus |
| DE19823213266 DE3213266A1 (de) | 1981-04-09 | 1982-04-08 | Steuereinrichtung fuer ein faksimilesystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56059566A JPS57174971A (en) | 1981-04-20 | 1981-04-20 | Facsimile equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57174971A JPS57174971A (en) | 1982-10-27 |
| JPH0414535B2 true JPH0414535B2 (ja) | 1992-03-13 |
Family
ID=13116912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56059566A Granted JPS57174971A (en) | 1981-04-09 | 1981-04-20 | Facsimile equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57174971A (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55137776A (en) * | 1979-04-16 | 1980-10-27 | Ricoh Co Ltd | Facsimile unit |
| JPS55137778A (en) * | 1979-04-16 | 1980-10-27 | Ricoh Co Ltd | Facsimile unit |
| JPS5636262A (en) * | 1979-08-31 | 1981-04-09 | Matsushita Electric Ind Co Ltd | Facsimile unit |
| JPS5677175U (ja) * | 1979-11-20 | 1981-06-23 | ||
| JPS57168573A (en) * | 1981-04-09 | 1982-10-16 | Ricoh Co Ltd | Facsimile controlling system |
-
1981
- 1981-04-20 JP JP56059566A patent/JPS57174971A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57174971A (en) | 1982-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4593323A (en) | Facsimile system control apparatus | |
| JP2001016412A (ja) | 画像読取装置及び方法 | |
| JPH0437615B2 (ja) | ||
| JPH0414535B2 (ja) | ||
| KR100193844B1 (ko) | 팩시밀리의 원고 송신시간 단축 제어장치 및 방법 | |
| JP3912376B2 (ja) | 画像読取装置 | |
| JP3352287B2 (ja) | 画像形成装置 | |
| JP2961232B2 (ja) | 画像送信装置 | |
| JP2706785B2 (ja) | 画像読取装置 | |
| JP3699047B2 (ja) | 画像読取り装置 | |
| JP2000174978A (ja) | 画像読取装置 | |
| JP2810961B2 (ja) | 通信装置 | |
| JP2707971B2 (ja) | ファクシミリ装置 | |
| JP2005312065A (ja) | 読取装置及びそのａｄｆ制御方式 | |
| JPH0937009A (ja) | ファクシミリ装置 | |
| JPH09205529A (ja) | ファクシミリ装置 | |
| JP3652355B2 (ja) | 画像形成装置およびその制御方法 | |
| KR100439687B1 (ko) | 다기능프린터의ccd카메라를이용한화상데이터입력장치 | |
| JP2003101697A (ja) | 画像読取装置 | |
| JP2001080160A (ja) | 画像形成装置及び画像形成方法 | |
| JP2005072760A (ja) | 両面読取装置 | |
| JP2000261628A (ja) | 画像読み取り装置 | |
| JPH10271310A (ja) | ファクシミリ装置 | |
| EP0833495A2 (en) | Message processing system, image forming apparatus, message processing method and image forming method | |
| KR19990074818A (ko) | 팩시밀리 장치의 원고 검출 방법 및 그 장치 |