JPH0437615B2

JPH0437615B2 -

Info

Publication number: JPH0437615B2
Application number: JP56053553A
Authority: JP
Inventors: Hajime Kanda; Hiroshi Hishida; Juji Koseki
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1981-04-09
Filing date: 1981-04-09
Publication date: 1992-06-19
Also published as: JPS57168573A

Description

【発明の詳細な説明】この発明は、待機時におけるシステムの状態監
視が充分に行えるようにするとともに、待機時の
消費電力を節減したフアクシミリ制御方法に関
し、特に２個のCPU（セントラル・プロセツシン
グ・ユニツト）を用いてシステムコントロールユ
ニツトを構成することによつて、使用部品点数や
その実装スペース等を増加することなく、かつ低
コストのフアクシミリ装置が得られるようにした
フアクシミリ制御方法を提供する。

フアクシミリ装置においては、待機中における
システムの状態を監視することが必要である。

ところが待機中に全電源を投入すると消費電力
が増加し、また全電源を遮断すると、待機中にお
けるシステムの詳細な状態監視が行えない、とい
う不都合がある。

そこで、従来のフアクシミリ装置では、待機中
には副電源のみを投入し、送信または受信動作時
にシステムの全電源を投入する、いわゆる自動電
源投入方式を採用して、簡単なハードウエアロジ
ツク手段により送信または受信スタートの命令信
号あるいは電話呼出し信号を検出し、全電源の投
入を行つていた。

しかし、この自動電源投入方式では、待機時に
おけるシステムの状態監視が不充分であり、例え
ば電源スイツチが投入されて待機状態となる副電
源のみの供給時においては、読取部の途中や記録
部の途中に紙が存在していても検出することがで
きず、送信または受信動作開始時の主電源投入後
に検出して、排出またはジヤム表示等を行うこと
になる。そのため、オペレータは、送信または受
信動作が開始されるまで、このような異常を発見
することができず、それに対する処理も遅れてし
まう。

このような難点を解決するためには、待機時に
おけるシステムの状態監視を充分に行う必要があ
る。しかし、充分な状態監視を行うには、そのハ
ードウエア量および待機時の消費電力の増加は免
れない、という不都合を生じる。

そこで、この発明のフアクシミリ制御方法で
は、従来のフアクシミリ装置におけるこれらの不
都合を解決し、簡単な構成によつて、待機時にお
けるシステムの状態監視が充分に行えるようにす
るとともに、待機時の消費電力も節減可能にし、
かつ低コストのフアクシミリ装置が得られるよう
にすることを目的とする。

そのために、この発明のフアクシミリ制御方法
においては、２個のCPUを用いてシステム・コ
ントロール・ユニツトを構成し、その一方を送信
または受信動作中に主電源部からその電源が供給
されるマスターCPUとして使用し、他方を待機
中に常時副電源部からその電源を供給されるスレ
ーブCPUとして使用する。そして、使用される
２つのCPU（マスターCPUとスレーブCPU）に
制御機能を分担させ、第１に、待機中と稼働中と
でその主従関係を逆転させることによつて、消費
電力の節減を可能にしつつ、待機中のシステム全
体の状態監視を充分に行い、かつ、必要時には確
実に主電源を投入することができるようにしてい
る。第２に、スレーブCPUが主電源投入要因を
検出したときは、主電源を投入するとともに、マ
スターCPUに対して主電源投入要因を通知する
ことにより、マスターCPUが稼働要因に対する
対策を実行できるようにし、かつ、その後はスレ
ーブCPUをマスターCPUに隷属させている。

すなわち、待機中にはスレーブCPUによつて
システムの状態監視を行い、送信または受信スタ
ートの命令信号あるいは電話呼出し信号等の予め
決定された主電源投入の要因を検出すると、スレ
ーブCPUが主電源部の投入動作を行うとともに、
主電源投入後はスレーブCPUをマスターCPUに
隷属させて、マスターCPUからのコマンドに従
つてスレーブCPUを動作させ、さらに送信また
は受信動作終了後はマスターCPUのコマンドに
よつてスレーブCPUが主電源を遮断するととも
に、再びシステムの状態監視を行うようにしてい
る。

第１図は、フアクシミリ装置の基本構成を示す
ブロツク図である。図面において、１００は読取
部、２００はVPU（ビデオ・プロセツシング・ユ
ニツト）、３００はTTI・RTI（送信端末識別情報
発生部・受信端末識別情報発生部）、４００は
WE（書込駆動部）、５００は主・副走査装置、６
００はDCR（データ符号化復号化部）、７００は
EDU（２次元符号化復号化部）、８００は記録部、
９００は機構制御装置、１０００はSCU（システ
ム・コントロール・ユニツト）、１１００はＧ
−CU（Ｇ機用コンパチブル・ユニツト）、１２
００はCCU（通信制御装置）、１３００は操作部
（OP−PORT）、１４００はモデム（変復調装
置）、１５００はADF（自動原稿給紙部）、１６０
０は電源部、１７００はNCU（網制御ユニツト）、
１８０１は送信原稿、１８０２は受信コピー、１
８０３は電話機を示し、また実線はデータ信号
系、白線は制御信号系を示す。

読取部１００は、原稿１８０１の書画情報を画
信号に変換するユニツトで、光学系と照明系から
構成され、次のVPU２００へ白黒の画信号で出
力する。

主・副走査装置５００は、スタイラス記録方式
の場合には、紙送り機構だけで構成される。

記録部８００は、画信号を可視像に変換するユ
ニツトで、WE４００から与えられる画信号を現
像・定着する。

TTI・RI１３００は、送信時に送信機側の、
受信時に受信機側の識別情報を発生するユニツト
で、例えば送信機の番号、発信時刻、交信終了時
刻等を発生する。

DCR６００は、書画情報の有する冗長性を除
去して、MH方式等の１次元符号化による圧縮デ
ータに変換し、また受信された圧縮データを復号
するユニツトである。

またEDU７００は、同じく２次元符号化とそ
の復号化を行うユニツトである。

CCU１２００は、回線のコントロールユニツ
トで、SCU１０００からの命令によつてフアク
シミリ制御手順を実行する。

モデム１４００は、コード化されたバイナリー
の書画情報を回線伝送に適する信号に変換し、ま
た受信された書画情報を復調する。

NCU１７００は、回線とのインターフエース
機能を有し、回線の保持や呼出し音の検出等を行
う。

Ｇ−CU１１００は、CCITT規格に準拠した
Ｇモテムを有し、３値化データの変復調を行
う。

また、機構制御装置９００は、機構部のコント
ロールユニツトで、SCU１０００からの命令に
よつて、読取部１００や主・副走査装置５００、
記録部８００の機構部を駆動する。

SCU１０００は、これらの各部からなるシス
テムをコントロールするユニツトで、フアクシミ
リマシンとしてのシーケンスをコントロールす
る。

操作部１３００は、オペレータのスイツチ操作
をSCU１０００へ伝え、またマシンの動作モー
ドや状態をオペレータに通知する。

ところで、この発明のフアクシミリ制御方法で
は、すでに説明したように、システムのコントロ
ールを行うSCU１０００を２個のCPUによつて
構成するようにしている。

第２図は、この発明のフアクシミリ制御方法を
実施する場合のSCU１０００と電源部１６００
の要部を示すブロツク図である。図面における符
号は第１図と同様であり、また１００１はスレー
ブCPU、１００２はマスターCPU、１６０１は
副電源部、１６０２は主電源部、SWは電源スイ
ツチを示す。

電源スイツチSWがオンとされる待機中には、
副電源部１６０１だけが投入されて、スレーブ
CPU１００１が動作状態となる。

第３図は、この発明のフアクシミリ制御方法の
動作を説明するためのフローチヤートである。

スレーブCPU１００１は、読取装置の原稿の
有無、および現像部の記録紙の有無をチエツクす
る。これらのチエツクは、フアクシミリの動作中
における停電や、不注意による電源オフによつ
て、原稿や記録紙が存在している場合に、電源の
再投入時に排紙するために行われる。

次にスタートスイツチがオンしているかどうか
をチエツクする。スタートスイツチがオンになつ
ているとき、原稿が有れば送信であり、原稿が無
ければ受信である。また、スタートスイツチがオ
フのときは、次のステツプへ進む。

なお、スタートスイツチがオンのときは、オフ
フツクすなわち受話器が電話機から持ち上げられ
た状態となつているかどうかをチエツクする。こ
のチエツクは、回線が相手先と接続されていない
状態での操作ミスによる回線閉結を防止するため
に行われる。

オフフツクでなければ、コピースイツチがオン
しているかどうかをチエツクする。コピースイツ
チがオンになつているときは、原稿の有無や原稿
ジヤムの有無をチエツクする。

もし、原稿が有つて原稿ジヤムが発生していれ
ば、再び、先のスタートスイツチがオンかどうか
をチエツクするステツプに戻る。

原稿ジヤムが発生していなければ、また、原稿
がなければ、ペーパージヤムの有無、ロールペー
パーの有無をチエツクする。

コピースイツチがオフのときは、次のステツプ
へ進み、リンギングが検出されているかどうかチ
エツクする。このリンギングは、交換機からの呼
出し音である。

リンギング検出によつて交信に入つたときは、
相手局からの指示による通信制御手順中に、送信
と受信の条件が決定される。

次のステツプで、先の場合と同様に、原稿の有
無やペーパージヤムの有無等をチエツクする。

スレーブCPU１００１は、このようなフロー
によつて、常時システムの状態を監視しており、
予め決定されている主電源投入の要因を検出する
と、主電源投入の動作を行つて、マスターCPU
１００２を動作させる。

マスターCPU１００２が動作すると、スレー
ブCPU１００１はマスターCPU１００２に隷属
され、そのコマンドに従つて動作する。すなわ
ち、第３図の右下のフローに進む。

マスターCPU１００２は、主電源投入の原因
を間合わせるコマンドを出力する。

スレーブCPU１００１は、問合わせコマンド
に呼応して、原因を知らせるための識別レスポン
スを出力する。

識別レスポンスとしては、スタートスイツチレ
スポンス、リンギングレスポンス、コピーレスポ
ンス、読取部排紙レスポンス、現像部排紙レスポ
ンス等がある。

これらの識別レスポンスにより、マスター
CPU１００２は、従来のフアクシミリの場合と
同様な動作を行う。

そして、その動作が終了すると、マスター
CPU１００２はパワーオフコマンドを出力して、
スレーブCPU１００１に主電源をオフさせる。

このパワーオフコマンドにより、スレーブ
CPU１００１はマスターCPU１００２から解放
され、再び待機状態の監視を続ける。

第４図ＡとＢは、この発明のフアクシミリ制御
方法を実施する場合のフアクシミリ装置の一例を
示すブロツク図である。図面における符号は第１
図と同様であり、１０１はパルスモータ、１０２
は縮少用モータ、１０３はCCD等の光電変換素
子、１０４はセンサー、２０１はピーク検出部、
２０２はサンプリング部、２０３は２値変換器、
２０４はCCD駆動クロツク発生器、２０５は
Ｄ／Ａ変換器、２０６はROM、２０７はアドレ
スカウンタ、３０１はCPU、３０２はビデオメ
モリ、３０３は水晶時計、３０４は表示用メモ
リ、３０５はシリアルインターフエース回路、３
０６はジヤーナルプリンタ、３０７は蛍光表示
器、４０１はＳ−Ｐ変換器、４０２はレベル変換
器、４０３はスタイラス高圧スイツチング回路、
４０４は書込タイミング制御回路、４０５はセグ
メント選択回路、４０６はレベル変換器、４０７
はセグメント高圧スイツチング回路、６０１はラ
インバツフア制御部、６０２はラインバツフア、
６０３は入力データ切換部、６０４はカラー判別
RLカウンタ、６０５は切換部、６０６はメツセ
ージバツフア、６０７は１チツプμ−CPU、６
０８はコマンドデコーダ、７０１はμ−CPU、
７０２はRL発生部、７０３はモード検出部、７
０４はメツセージバツフア、８０１は高圧電源、
８０２はスタイラス・セグメント電極、８０３は
定着部、８０４は現像部、８０５はカツター、８
０６はパルスモータ、８０７は記録紙、９０１は
ステツプ速度制御回路、９０２はスイツチング回
路、９０３はステツプ速度制御回路、９０４はス
イツチング回路、１００１はスレーブCPU、１
００２はマスターCPU、１００３はROM、１０
０４はハンドシエイクインターフエース回路、１
００５はアドレスラツチ回路、１００６は
ROM、１００７はアドレスラツチ回路、１００
８はハンドシエイクコントローラ、１００９はク
ロツク発生器、１０１０と１０１１はＩ／Ｏポー
ト、１１０１はＩ／Ｏポート、１１０２はデータ
制御部、１１０３はデータメモリ、１１０４は
Ｉ／Ｏポート、１１０５はトータル信号発生部、
１１０６は変調部、１１０７は信号選択回路、１
１０８は同期信号発生部、１１０９は復調部、１
１１０はデータサンプリング部、１１１１はトー
ナル信号検出部、１３０１は操作部、１３０２は
制御部、１３０３は表示部、１３０４は操作部、
１３０５は制御部、１３０６は表示部、１４０１
はM48型モデム、１４０２はV96P型モデム、１
４０３データ選択器、１４０４と１４０５は
LPF、１４０６はアツテネータ、１４０７はV21
型モデム、１４０８はLPF、１４０９はHYB、
１４１０はキヤリア検出器、１４１１はリミツ
タ、１４１２はBPF、１４１３はHPF、１４１
４は462Hz検出器、１４１５はリミツタ、１４１
６はBPF、１４１７〜１４２０はアンプ、１５
０１は原稿分離フアンモータ、１５０２は原稿搬
送モータ、１５０３はセンサー、１６０３はゼロ
クロスACスイツチ、１７０１はオフフツク検出
リレー、１７０２は整流器、１７０３はリング検
出リレー、１７０４は直流回路閉結リレーを示
し、またＰ１〜Ｐ６およびＱ１とＱ２はそれぞれ
対応する符号位置との接続点を示す。

この第４図ＡとＢに示される一点鎖線Ａ−Ａ
は、回路が複雑なために拡大して図示する必要
上、便宜的に区切つたもので、実際上は両図の対
応する各接続点が相互に接続されて１つの回路を
形成している。

次の第５図ＡとＢは、第４図ＡのSCU１００
０の詳細な構成を示すブロツク図である。図面に
おける符号は、第４図と同様であり、第５図Ａと
Ｂの回路が複数の素子を有する場合には、アルフ
アベツトを付して示している。

この第５図ＡとＢに示される一点鎖線Ｂ−Ｂ
も、回路を拡大したために便宜的に区切つたもの
に過ぎない。

以上に詳細に説明したとおり、この発明のフア
クシミリ制御方法では、SCUのCPUとしてマス
ターCPUとスレーブCPUとの２個のCPUを使用
し、待機状態ではスレーブCPUのみを動作させ
てシステムの状態監視を行うようにしている。そ
して、予め決定された主電源の投入要因を検出す
ると、スレーブCPUが主電源の投入動作を行う
とともに、主電源投入後はスレーブCPUはマス
ターCPUに隷属し、マスターCPUからのコマン
ドに従つて動作する。また、主電源が遮断される
と、スレーブCPUはマスターCPUから解放され
て、再び状態の監視を行う。

すなわち、マスターCPUとスレーブCPUの２
つのCPUとの間で、待機中と稼働中とでその主
従関係を逆転させており、待機中には、スレーブ
CPUのみが動作して、システム全体の状態監視
を行うことで、消費電力の節減を可能にし、か
つ、必要時には確実に主電源を投入することがで
きるようにしている。さらに、稼働に際しては、
スレーブCPUが主電源投入要因を検出すると、
主電源を投入するとともに、主電源投入要因を通
知することにより、マスターCPUが稼働要因に
対する対策を実行できるようにし、かつ、稼働後
はスレーブCPUがマスターCPUに隷属されるよ
うに構成している。

このように、２つのCPUに機能を分担させ、
待機中と稼働中とでその主従関係を逆転させるこ
とによつて、消費電力の節減を可能にしつつ、待
機中のシステム全体の状態監視が充分に行えるよ
うにし、また、稼働に際して、確実に主電源の投
入が行えるとともに、主電源投入要因を通知する
ことにより、稼働要因に対する対策が実行できる
ようにしている。

なおスレーブCPUは、単にこのようなシステ
ムの状態監視を行うだけでなく、その能力に余裕
があれば、例えばシステムの機構部の制御のよう
な特定の制御を分担することも可能である。

このように、この発明のフアクシミリ制御方法
によれば、SCUのCPUを２個使用し、待機状態
ではその一方のCPUだけを動作させるので、シ
ステムの状態監視が充分に行えるとともに、消費
電力も節減される、等の多くの優れた効果が得ら
れる。

【図面の簡単な説明】

第１図はフアクシミリ装置の基本構成を示すブ
ロツク図、第２図はこの発明のフアクシミリ制御
方法を実施する場合のSCUと電源部の要部を示
すブロツク図、第３図はこの発明のフアクシミリ
制御方法の動作を説明するためのタイムチヤー
ト、第４図ＡとＢはこの発明のフアクシミリ制御
方法を実施する場合のフアクシミリ装置の一例を
示すブロツク図、第５図ＡとＢは第４図Ａの
SCUの詳細な構成を示すブロツク図である。図面において、１０００はSCU、１００１は
スレーブCPU、１００２はマスターCPU、１６
００は電源部、１６０１は副電源部、１６０２は
主電源部を示す。

Claims

【特許請求の範囲】

１フアクシミリ装置において、主電源部と副電
源部、および送信または受信動作中に主電源部か
らその電源を供給される第１のCPUと、動作中
には常時副電源部からその電源を供給される第２
のCPUとを備え、待機中には前記第２のCPUに
よつてシステム全体の状態監視を行い、主電源投
入の要因を検出すると前記第２のCPUが前記主
電源部の投入動作を行うとともに、前記第１の
CPUに対して前記主電源投入要因を通知し、主
電源部投入後は前記第２のCPUを前記第１の
CPUに隷属させるとともに前記第１のCPUが前
記要因通知に応じた所定の動作を実行し、該所定
の動作終了後は前記第１のCPUの命令によつて
前記第２のCPUが主電源を遮断するとともに、
再びシステム全体の状態監視を行うことを特徴と
するフアクシミリ制御方法。