JPH04146622A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置における配線パターンの構造に関す
るものである。

（従来の技術） 従来の半導体装置の配線層を主とした一般的な構造を第
２図に示す。参考文献としては多数あるが、ここでは特
開昭６３−２５０８２３号公報をあげてお従来半導体集
積回路等の半導体装置においては、同図に示すように、
基板１上に各種トランジスタ１３やダイオード（キャパ
シター１４、素子分離領域１２）等の機能を有する素子
を形成した後、該各素子間を接続するための配線層１６
をアルミニウム等の金属膜又は合金膜により形成してい
る。

該配線層１６の形成は、予め全面にアルミニウム等の金
属膜又は合金膜をスパッタリング法や化学気相成長法（
以下ＣＶＤ）を用いて形成した後、−船釣にはホトレジ
ストを塗布し、光又は電子ビーム等の露光機によるパタ
ーン転写方法゛により該ホトレジストの配線パターンを
形成した後、該ホトレジストパターンをマスクとしてア
ルミニウム等の金属又は合金膜をエツチングする方法が
用いられている。該アルミニウム等の金属又は合金膜を
エツチングする方法としては、パターン寸法が２μｍ以
上では湿式エツチングが主であり、２〃ｍ以下では異方
性（反応性）イオンエツチング（以下ＲＩＥ）を主とす
るドライエツチングが多く用いられる。また、さらに加
工精度を向上させるために、ＥＣＲ方式やマグネトロン
方式を用いたドライエツチングも用いられる。これらの
ドライエツチング方法は、反応ガスとして塩素系ガスや
臭素系ガスをプラズマ中で解離させ、生成したラジカル
やイオンを用いてアルミニウム等の金属膜や合金膜をエ
ツチングする方法であり、マスクに忠実な（高精度な）
加工が可能となる。第３図に湿式法（ウェットエツチン
グ）（ａ）とドライエツチング法（ｂ）によるエツチン
グ形状を示す。（ａ）図に示すようにウェットエツチン
グではサイドエツチングが大きいため、異方性エツチン
グに適さないことはよく知られており、従って（ｂ）図
にような形状（サイドエツチングされない）にできるド
ライエツチングが近来多く用いられてきている。

しかしながら、ドライエツチングにおいてもそれで形成
されたアルミニウム等の金属膜や合金膜パターンは、反
応ガスとして塩素系ガスや臭素系ガスを用いるため、コ
ロ−ジョン（腐蝕）が発生する場合が多い。このため、
後処理と呼ばれる方法として、フッ素系ガスプラズマ処
理による反応ガスの置換、酸素を主としたガスプラズマ
処理によるアッシング処理、酸及びアルカリ溶剤等によ
る洗浄処理、純水による洗浄処理Ｎ２ブロー処理、ホッ
トプレート加熱処理等の方法を用いなければならない。

ここで、上記ドライエツチングにより形成されたアルミ
ニウム等の金属膜や合金膜のパターン１６はほとんどの
場合、第４図（ａ）に示すようにゲート電極や他の配線
層を介して、基板１と電気的に接続されている。これら
の電気的に基板と同電位であるパターンに対し、第４図
（ハ）に示すように絶縁膜４上に孤立し、電気的に浮遊
となるパターン６も存在する。例えば、平坦化のために
広い空き部分を埋めるように形成されるダミーパターン
やトランジスタ評価用パターンや配線評価用パターンの
ようなものはこれに相当する。前述のように本来の配線
ではないものが多いので導体パターンと称した方がよい
が、本文では一般に使用される配線パターン（層）の名
称で記述する。

（発明が解決しようとする課題） しかしながら、前述のドライエツチングにおいては、被
エツチング基板表面には、プラズマとの電位差によりプ
ラズマ中のイオンが入射するため、エツチング中のアル
ミニウム等の金属膜や合金膜に電流が生ずる。エツチン
グ中のパターンが形成される前の状態では全面にアルミ
ニウム等の金属膜や合金膜が被着されているため表面の
電位は等しいと考えられる。しかし、エツチングが進行
し、パターンが形成されると、絶縁膜上にＡｌパターン
が孤立することになる。平坦化のためのダミーパターン
やトランジスタ評価用パターンや配線評価用パターン等
のように、絶縁膜上に孤立し、基板と接続されていない
パターンにおいては、プラズマ中のイオンの入射により
生ずる電流の流れる経路はない。コンタクトを介して基
板等に接続されるパターンにくらべ、絶縁膜上に孤立し
たパターンは、部分的に無くなったり、コロ−ジョンが
発生するといった配線の異常状態をきたし、配線歩留り
が低下するという問題点があった。

二のような異常を防止するために、八！合金のエツチン
グにおいて、プラズマと基板の間に生ずる電位差を小さ
くするようなエツチング条件の制約を受けるという問題
があった。

（課題を解決するための手段） この発明は、以上述べたアルミニウム等の金属膜や合金
膜のドライエツチングにおいて、ドライエツチング後形
成された配線（導体層）に異常が発生したり、該配線が
部分的に無くなって配線歩留りが低下するという問題を
除去するため、該異常が発生する原因である形成された
配線パターンが絶縁膜上で孤立し、電位が浮遊になるこ
とを防止するよう、該電位が浮遊となる孤立パターンに
基板と接続する手段を設けることによって、配線に発生
する異常を防止できるようにしたものである。

（作　用） 前述したように、本発明では電気的に浮遊状態にある配
線層に基板と接続する手段を設けたので、該配線層をド
ライエツチングおよび後処理するときに発生する異常状
態を抑制できる。

（実施例） 第１図はこの発明の実施例を示す半導体装置の構造図で
あり、電気的に浮遊したアルミニウム合金配線６にシリ
コン基板１と接続するためのポリシリコンプラグ５を形
成したものである。まずシリコン基板上１に図示してい
ないトランジスタやキャパシター等の素子を形成した後
、厚い絶縁膜４として化学気相成長法（以下ＣＶＤと称
す）によるシリコン酸化膜（以下ＳｉＯ□と称す）を形
成する。次に、光や電気ビームによるリソグラフィーを
用いたフォトレジストをマスクとして、ドライエツチン
グを用いてシリコン基板１まで達するコンタクト穴を形
成する。このコンタクト穴のアスペクト比（穴深さ／開
口径）が１を超えるような場合、Ｐｏ１ｙ−Ｓｉをコン
タクト大中に埋め込んでエッチハックする方法や選択的
にＷを成長させる方法が用いられる。ポリシリコンやＷ
のプラグ５を形成した後アルミニウム合金膜６を成長さ
せ、バターニングを行う。

絶縁膜の厚さが薄く、コンタクト穴のアスペクト比が１
以下である場合は、第４図（ａ）のように、アルミニウ
ム合金膜をコンタクト大中に成長させて直接接続する方
法で十分である。

さらに、第１図に示すように、ポリシリコンやＷのプラ
グ５は、前もって形成した素子分離領域２により隔離さ
れ、リンやヒ素等の不純物を高濃度に打ち込んだ領域３
に接続することが望しい。

これにより、図中のアルミニウムパターン６に流れ込む
電流による影響を抑制することができるためである。上
記素子分離領域２の形成や高濃度不純物の打ち込みは、
図示していない集積回路素子である素子分離やトランジ
スターの形成と同一工程同一マスクパターン上で作り込
むことが可能であるため、工程を長くしたり、パターン
を複雑にするといった問題をさけることができる。

第５図は、さらに、絶縁膜の厚さが厚くなった場合や、
アルミニウム配線層を多層に重ねて形成するような高集
積度の半導体装置に用いる場合の例である。第１図に説
明した工程により第−層のアルミニウムパターン６を形
成さらに第２の絶縁Ｍ７を厚く堆積し、同様のコンタク
ト穴を第１アルミパターン６上に形成し、ポリシリコン
プラグ８を形成した後第２アルミニウム配線９をパター
ニングすることにより、第１アルミニウム配線６、第２
アルミニウム合金配線９とも電気的に基板に接続するこ
とが可能となる。第５図は２層配線の例であるが、これ
は配線層が何層になっても上記方法による接続が可能で
ある。

このような手段により、絶縁膜上に孤立した全ての配線
パターンを基板と接続することによって、プラズマと基
板との間に生ずる電位差によって起こる配線異常などの
不良の発生を防止することができる。さらに、このよう
な不良を防止するために、工・ノチング条件を制約する
ことがな（なる。

以上説明した方法において、配線層はアルミニウムやア
ルミニウム合金に限定されるものではなく、タングステ
ン（Ｗ）やｆｉ（Ｃｕ）等の金属や合金においても同様
である。また、接続用プラグに用いたポリシリコンも材
質を限定するものではなく、Ｗや他の導電膜を用いても
可能である。

（発明の効果） 以上、詳細に説明したように、この発明によれば、従来
電気的に浮遊となっていた導体パターンに基板に接続す
る手段を設けたので、該導体パターンをドライエツチン
グ及び後処理する時に発生する異常状態を抑制できる。

従ってドライエツチングの制約もなくなる。さらに、基
板に接続する手段を設ける方法は、半導体装置の形成工
程をそのまま適用できるため、工程を長びかせたり複雑
にするといった問題をさけることができる。

【図面の簡単な説明】

第１図は本発明の実施例の構造図、第２図は従来の構造
図、第３図はエツチング形状説明図、第４図は配線層の
説明図、第５図は本発明の実施例の多層の場合の構造図
である。 １・・・シリコン基板、４・・・絶縁膜、５・・・ポリ
シリコンプラグ、６・・・アルミニウム配線。 （０）ウニ１．トエ・ンケ゛／７゛ （ｂ） Ｐライエツナ〉り゛ 工、、、　４−　’／グ′斤〉状民明しｎ第３図

Claims (2)

【特許請求の範囲】
1. （１）半導体装置の構造において、絶縁膜上で電気的に
   浮遊状態にしてもよい導体パターンに、基板と接続する
   手段を設けることによって基板電位にしたことを特徴と
   する半導体装置。
2. （２）請求項１記載の基板と接続する手段として、導体
   パターンの下部に基板に到達するコンタクトホールを形
   成し、そこに導電材を設けたことを特徴とする半導体装
   置。