JPH0471334B2 - - Google Patents

Info

Publication number
JPH0471334B2
JPH0471334B2 JP60230356A JP23035685A JPH0471334B2 JP H0471334 B2 JPH0471334 B2 JP H0471334B2 JP 60230356 A JP60230356 A JP 60230356A JP 23035685 A JP23035685 A JP 23035685A JP H0471334 B2 JPH0471334 B2 JP H0471334B2
Authority
JP
Japan
Prior art keywords
film
etched
pattern
mask material
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60230356A
Other languages
English (en)
Other versions
JPS6289331A (ja
Inventor
Isahiro Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP60230356A priority Critical patent/JPS6289331A/ja
Priority to EP86114222A priority patent/EP0219100A3/en
Priority to KR1019860008630A priority patent/KR900002085B1/ko
Publication of JPS6289331A publication Critical patent/JPS6289331A/ja
Publication of JPH0471334B2 publication Critical patent/JPH0471334B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/694—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks or redeposited masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は微細パターンの加工方法に関し、特に
パターン領域間の領域が広い場合の被エツチング
膜のパターニングに用いられるものである。
〔発明の技術的背景とその問題点〕
周知の如く、半導体製造工程においては、シリ
コン酸化膜やAl膜等のエツチングに際し反応性
イオンエツチング（RIE）技術が用いられてい
る。
第５図は、RIEのメカニズムを被エツチング膜
としてのシリコン酸化膜（SiO2膜）を例にとつ
て模式的に示す図である。なお、図中の１はシリ
コン基板、２はこの基板１上に形成されたSiO2
膜、３はレジストを示す。図において、プラズマ
中で生成されたフツ素イオン（F+）４が電場で
加速され、SiO2膜２の表面に垂直に衝突して反
応が起り、揮発性物質（SixFy）５を生成して除
去されていく。このように被エツチング膜が
SiO2膜の場合は、エツチングは方向性を持つた
イオンが主体となつて進んでいくため、異方性と
なる。
第６図は、RIEのメカニズムを被エツチング膜
としてのAl―Si（１％）膜を例にとつて模式的に
示す図である。なお、図中の６はSiO2膜２上に
形成されたAl―Si膜、７はRIE時にこのAl―Si膜
６の側壁に形成された保護膜である。同図におい
ては、Al―Si等の物質は非常に化学的に活性な
物質であるため、反応チエンバー内に生成された
電気的に中性な塩素ラジカルによつてもエツチン
グが進む。そのため、前述したSiO2膜の場合と
異なり、本質的にエツチングに方向性を持たな
い。
そこで、異方性エツチングを達成するために
は、この中性ラジカルによる横方向ののエツチン
グ（アンダーカツト）を制御しなければならな
い。通常、この抑制は、フオトレジスト等の有機
物質の分解物がAl―Si膜側壁に付着することに
より行われている。即ち、Al―Si等のRIEにおい
て異方性を達成するためには、フオトレジストは
不可欠なものとなる。そして、このフオトレジス
トはある程度の量以上存在しなければ、側壁保護
効果が少なく、アンダーカツトを生じる。例え
ば、半導体集積回路のAl―Si配線をパターニン
グするレジストの面積がシリコン基板面積の30％
以下の場合、分解物の供給であるレジストの量が
少なく、側壁保護効果が弱い。従つて、横歩行の
エツチングも進み、アンダーカツトを生じて断線
現象をも生じる。ここで、この現象を走査型電子
顕微鏡（×23000倍）で撮影しその写真を模式的
に示すと、第７図及び第８図に示すようになる。
第７図はレジスト面積が基板全体の面積に対して
50％の場合、第８図は20％の場合を夫々示す。こ
れらの図より、レジスト面積比が小さくなるに従
い、アンダーカツト８が生じることが明らかであ
る。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、ア
ンダーカツトの発生を抑制して断線を防止しえる
微細パターンの加工方法を提供することを目的と
する。
〔発明の概要〕
本発明は、有機物質よりなるマスク材をパター
ン領域の被エツチング膜上のみならず、パターン
領域間の被エツチング膜上にも前記パターン領域
と離間して設けることにより、パターン領域間が
広い場合の被エツチング膜のアンダーカツトを回
避し、もつて被エツチングの細り、断線の防止を
図つたことを骨子とする。即ち、本発明は、RIE
によるエツチング時に発生するマスク材の分解物
を利用して側壁保護効果を得ようとするものであ
るが、パターン領域間が広い場合（マスク材面積
が基板全体の面積の１／２以下）はこの効果が十
分得られない。そこで、こうした場合、マスク材
をパターン領域の被エツチング膜上のみならず、
パターン領域間の被エツチング膜上にも前記パタ
ーン領域と離間して上記効果を十分に得ようとし
たものである。なお、パターン領域間が狭い場合
は、マスク材をこの領域にあえて設ける必要がな
いが、設けても特に差支えがない。
本発明において、被エツチング膜としては、
Al、Al―Si等のAl合金膜、Mo、Ti、Ｗ等の高
融点金属膜、前記高融点金属の合金膜、リン(P)、
ボロン(B)、ヒ素（As）等の不純物をドープした
多結晶シリコン膜などが挙げられる。
本発明において、有機物質よりなるマスク材と
しては例えばフオトレジストが挙げられる。
〔発明の実施例〕
以下、本発明の一実施例を第１図ａ〜ｃ及び第
２図を参照して説明する。
まず、例えばＮ型のシリコン基板１１上に
SiO2膜１２を介して被エツチング膜としてのAl
―Si膜１３を形成した。つづいて、全面にフオト
レジスト（図示せず）を形成した後パターニング
し、このAl―Si膜１３上のパターン領域１４、
及びこのパターン領域１４間の領域（以下、ダミ
ー領域と呼ぶ）１５のAl―Si膜１３上に夫々マ
スク材としてのレジストパターン１６を形成した
（第１図ａ図示）。次いで、このレジストパターン
１６をマスクとして前記Al―Si膜１３を平行平
板型反応性イオンエツチング装置を用いて異方性
エツチングし、パターン領域１４にはAl―Siか
らなる配線１７を、ダミー領域１５には同材料か
らなるパターン１８を配線１７と離間して形成し
た（第１図ｂ及び第２図図示）。ここで、第２図
は第１図ｂの平面図である。第１図ｂにおいて、
RIEによるエツチング時には、パターン領域１４
のレジストパターン１６のみならず、ダミー領域
１５のレジストパターン１６の有機物質が分解し
て配線１７の側壁に十分な保護膜１９が形成され
た。なお、レジストパターン１６は第３図のよう
に設けてもよい。しかる後、前記レジストパター
ン１６を剥離し、半導体装置を製造した（第１図
ｃ図示）。
本発明によれば、パターン領域１４のみなら
ず、ダミー領域１５のAl―Si膜１３上にもレジ
ストパターン１６を形成してRIEによるエツチン
グを行なうため、エツチング時にパターン領域の
レジストパターン１６のみならずダミー領域１５
のレジストパターン１６の有機物質も分解し、パ
ターン領域１４の配線１７の側壁に十分な保護膜
１９が形成される。従つて、配線１７のアンダー
カツトを回避でき、配線１７の細りや断線を防止
できる。
事実、本発明及び従来法を用いてAl―Siから
なる配線の通電率を調べたところ、第９図に示す
通りであつた。同図により、従来の場合は配線の
エツチング時にアンダーカツトが生じ、断線が起
るため、その通電率は50％である。これに対し、
本発明の場合通電率は100％であつた。従つて、
本発明の場合アンダーカツトが生じなかつたもの
とみなすことができる。また、本発明と従来法に
よりAl―Siからなる配線に連続通電テストを行
ない、1000時間中での断線率を試験したところ、
第１０図に示す通りとなつた。同図により、従来
の場合は断線率は５％であつたのに対し、本発明
の場合０％であり、本発明が従来と比べ優れてい
ることが確認できた。
なお、上記実施例では、ダミー領域をパターン
領域間に設け、かかるダミー領域間にマスク材を
設けてエツチングを行なつた場合について述べた
が、これに規定されない。例えば、第４図に示す
如くウエハ状の半導体チツプ２１，２１間のダイ
シングライン領域にマスク材２２を設けてRIEに
よるエツチングを行なつてもよい。この方法によ
れば、エツチング時にマスク材から有機物質が分
解して半導体チツプ２１に存在する配線の側壁に
十分な保護膜が形成され、アンダーカツトを抑制
できる。また、本発明はレーザーデイスクやシー
トコイルの形成時にも同様に適用できる。
更に、上記実施例では、シリコン基板上に
SiO2膜を介して設けたAl―Si膜をRIEでエツチン
グする場合に付いて述べたが、これに限らない。
例えば、基板を直接エツチングする場合などでも
同様に適用できる。
〔発明の効果〕
以上詳述した如く本発明によれば、被エツチン
グ膜のアンダーカツトを抑制して被エツチング膜
の細りや断線を防止しえる微細パターンの加工方
法を提供できる。
【図面の簡単な説明】
第１図ａ〜ｃは本発明の一実施例に係る微細の
パターンの加工方法を工程順に示す断面図、第２
図は第１図ｂの平面図、第３図は第２図とは異な
るレジストパターン配置例を示す平面図、第４図
は本発明の他の実施例に係る微細パターン加工の
方法の説明図、第５図及び第６図は夫々RIEのメ
カニズムを説明するための断面図、第７図及び第
８図は夫々RIEによりエツチングした後の半導体
装置を走査型電子顕微鏡で撮影した写真の模式
図、第９図は従来及び本発明による通電率特性
図、第１０図は従来及び本発明による断線特性図
である。 １１…Ｎ型のシリコン基板、１２…SiO2膜、
１３…Al―Siからなる配線、１４…パターン領
域、１５…ダミー領域、１６，２２…レジストパ
ターン、１７…配線、１８…パターン、１９…保
護膜、２１…半導体チツプ。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板上に直接又は被膜を介して設けら
    れた被エツチング膜を有機物質よりなるマスク材
    を用いて反応性イオンエツチングにより選択的に
    エツチング除去する微細パターンの加工方法にお
    いて、 マスク材をパターン領域の被エツチング膜上の
    みならず、パターン領域間の被エツチング膜上に
    も前記パターン領域と離間して設けた後、前記マ
    スク材を用いて被エツチング膜をエツチングして
    被エツチング膜パターンを形成するとともに、前
    記エツチング時に発生するマスク材の分解物を利
    用して前記パターンの側壁に保護膜を形成するこ
    とを特徴と微細パターンの加工方法。 ２ 被エツチング膜が、Al膜、Al合金膜、高融
    点金属膜、高融点金属の合金膜もしくは不純物ド
    ープ多結晶シリコン膜であることを特徴とする特
    許請求の範囲第１項記載の微細パターンの加工方
    法。 ３ 有機物質よりなるマスク材がフオトレジスト
    であることを特徴とする特許請求の範囲第１項記
    載の微細パターンの加工方法。
JP60230356A 1985-10-16 1985-10-16 微細パタ−ンの加工方法 Granted JPS6289331A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60230356A JPS6289331A (ja) 1985-10-16 1985-10-16 微細パタ−ンの加工方法
EP86114222A EP0219100A3 (en) 1985-10-16 1986-10-14 Method of forming a fine pattern
KR1019860008630A KR900002085B1 (ko) 1985-10-16 1986-10-15 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60230356A JPS6289331A (ja) 1985-10-16 1985-10-16 微細パタ−ンの加工方法

Publications (2)

Publication Number Publication Date
JPS6289331A JPS6289331A (ja) 1987-04-23
JPH0471334B2 true JPH0471334B2 (ja) 1992-11-13

Family

ID=16906577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60230356A Granted JPS6289331A (ja) 1985-10-16 1985-10-16 微細パタ−ンの加工方法

Country Status (3)

Country Link
EP (1) EP0219100A3 (ja)
JP (1) JPS6289331A (ja)
KR (1) KR900002085B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701032A (nl) * 1987-05-01 1988-12-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met interconnecties die zowel boven een halfgeleidergebied als boven een daaraan grenzend isolatiegebied liggen.
FR2634322A1 (fr) * 1988-07-13 1990-01-19 Thomson Csf Module semi-conducteur actif hybride obtenu par reconfiguration physique de pastilles, interconnectees par films minces, et procede de fabrication correspondant
JPH0830370B2 (ja) * 1990-08-15 1996-03-27 鹿島建設株式会社 耐震壁の構築方法
JP2658609B2 (ja) * 1991-03-01 1997-09-30 日本電気株式会社 半導体装置
FR2681958A1 (fr) * 1991-10-01 1993-04-02 France Telecom Dispositif comportant un modele configure par photogravure, notamment circuit electrique.
JPH07106327A (ja) * 1993-10-06 1995-04-21 Toshiba Corp 半導体装置及びその製造方法
US5589706A (en) * 1995-05-31 1996-12-31 International Business Machines Corp. Fuse link structures through the addition of dummy structures
JP4572096B2 (ja) * 2004-08-02 2010-10-27 Ｎｅｃ液晶テクノロジー株式会社 積層金属膜パターン形成方法
JP2013201168A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 被ダイシング材料、レジスト層形成装置
JP2015046459A (ja) * 2013-08-28 2015-03-12 ソニー株式会社 エッチング方法、電子デバイスの製造方法および偏光板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713180A (en) * 1980-06-25 1982-01-23 Fujitsu Ltd Etching method
US4372807A (en) * 1982-03-25 1983-02-08 Rca Corporation Plasma etching of aluminum
JPS59115541A (ja) * 1982-12-22 1984-07-04 Toshiba Corp 半導体装置の製造方法
KR930006526B1 (ko) * 1985-06-28 1993-07-16 아메리칸 텔리폰 앤드 텔레그라프 캄파니 반도체 장치 제조 공정

Also Published As

Publication number Publication date
EP0219100A2 (en) 1987-04-22
KR870004495A (ko) 1987-05-09
EP0219100A3 (en) 1988-06-22
JPS6289331A (ja) 1987-04-23
KR900002085B1 (ko) 1990-03-31

Similar Documents

Publication Publication Date Title
EP0167136B1 (en) Selective anisotropic reactive ion etching process for polysilicide composite structures
US5007982A (en) Reactive ion etching of silicon with hydrogen bromide
US5880035A (en) Dry etching method
US5420063A (en) Method of producing a resistor in an integrated circuit
JPS63116430A (ja) マスク形成方法
KR20020061480A (ko) 미세 패턴의 형성 방법, 반도체 장치의 제조 방법 및반도체 장치
US5792672A (en) Photoresist strip method
US6172411B1 (en) Self-aligned contact structures using high selectivity etching
KR100493486B1 (ko) 개선된 전도층 엣칭방법 및 장치
JPH0471334B2 (ja)
KR100270249B1 (ko) 에칭속도,이방성,및실리콘산화물에대한선택비가개선된고융점금속층을패터닝하기위한건식에칭방법
EP0455413A2 (en) Method for producing a planar surface in integrated circuit manufacturing
WO2004034442A2 (en) Method for semiconductor gate width reduction
JPH061764B2 (ja) パタ−ン形成法
JP3516653B2 (ja) 半導体装置の製造方法
JPH05343363A (ja) ドライエッチング方法
US6287752B1 (en) Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device
JP2998164B2 (ja) 半導体装置の製造方法
JPH03108330A (ja) 半導体装置の製造方法
JP3033128B2 (ja) ドライエッチング方法
JPH0642484B2 (ja) 半導体装置の製造方法
JPH03276633A (ja) 半導体装置の製造方法
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100259072B1 (ko) 금속게이트 형성방법
JPH0555218A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term