JPH04147332A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPH04147332A JPH04147332A JP2271734A JP27173490A JPH04147332A JP H04147332 A JPH04147332 A JP H04147332A JP 2271734 A JP2271734 A JP 2271734A JP 27173490 A JP27173490 A JP 27173490A JP H04147332 A JPH04147332 A JP H04147332A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic unit
- data
- arithmetic processing
- input
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、演算処理装置に関し、特に回路全体としての
消費電力を減少させることかできる演算処理装置に関す
るもめである。
消費電力を減少させることかできる演算処理装置に関す
るもめである。
（従来の技術）
第２図は従来の演算処理装置を示し、同図において、Ｉ
Ａ、ＩＢは入力バス、２は、乗算器２１、加算器２２及
び１人力演算器２３からなる演算器群、５は出力バスで
あって、各演算器２１．２２２３が命令に基づいて使用
されているか否かに拘らず各演算器２１，２２．２３に
は常に何等かのデータが入力されている。このため、す
べての演算器２１，２２．２３は、常に動作状態にあり
、スイッチングによる過渡電流を消費している。
Ａ、ＩＢは入力バス、２は、乗算器２１、加算器２２及
び１人力演算器２３からなる演算器群、５は出力バスで
あって、各演算器２１．２２２３が命令に基づいて使用
されているか否かに拘らず各演算器２１，２２．２３に
は常に何等かのデータが入力されている。このため、す
べての演算器２１，２２．２３は、常に動作状態にあり
、スイッチングによる過渡電流を消費している。
もっとも、ＣＭＯ３回路やＢｉ−０Ｍ０８回路は、スイ
ッチングの際にのみ過渡電流が流れ定常状態では電流を
消費しないので、本来的には消費電力は少ない。
ッチングの際にのみ過渡電流が流れ定常状態では電流を
消費しないので、本来的には消費電力は少ない。
（発明が解決しようとする課題）
ところが、前述のように、従来の演算処理装置において
は、すべての演算器２１，２２．２３に常に何等かのデ
ータが入力され、命令に基づく使用がなされていない演
算器２１，２２．２３もスイツチングによる過渡電流を
消費している。このため、近年の半導体集積技術の向上
に伴って出現したＣＭＯＳやＢ１−ＣＭＯＳを用いた大
規模な集積回路においては、回路全体としての消費電力
が増大し、パッケージか高価になる等の問題が発生して
いる。
は、すべての演算器２１，２２．２３に常に何等かのデ
ータが入力され、命令に基づく使用がなされていない演
算器２１，２２．２３もスイツチングによる過渡電流を
消費している。このため、近年の半導体集積技術の向上
に伴って出現したＣＭＯＳやＢ１−ＣＭＯＳを用いた大
規模な集積回路においては、回路全体としての消費電力
が増大し、パッケージか高価になる等の問題が発生して
いる。
これに対して、プロセスルールの縮小により寄生容量を
削減する方法、或いは回路の素子数の削減により回路規
模を縮小させる方法等、ＣＭＯ８回路の消費電力を抑制
する方法は知られているが、いずれも労力の掛かるもの
である。
削減する方法、或いは回路の素子数の削減により回路規
模を縮小させる方法等、ＣＭＯ８回路の消費電力を抑制
する方法は知られているが、いずれも労力の掛かるもの
である。
前記問題点に鑑み、本発明は、労力の掛からない方法に
より消費電力を減少させることができる演算処理装置を
提供することを目的とする。
より消費電力を減少させることができる演算処理装置を
提供することを目的とする。
（課題を解決するための手段）
前記の目的を達成するために、本発明は、演算器を使用
しないときには該演算器の入力データを状態遷移を起こ
さないデータに固定することにより該演算器における使
用されていないときの消費電力を殆と零にし、これによ
り、回路全体とじての消費電力を減少させるものである
。
しないときには該演算器の入力データを状態遷移を起こ
さないデータに固定することにより該演算器における使
用されていないときの消費電力を殆と零にし、これによ
り、回路全体とじての消費電力を減少させるものである
。
具体的に本発明が講じた解決手段は、入カデタが同一の
バスから演算器を含む複数個の回路へ出力される構成を
備えた演算処理装置を対象とし、前記バスと前記演算器
の入力部との間に、前記バスからの入力データと前記演
算器が状態遷移を起こさない固定データとの入力を受け
、前記演算器を演算処理に使用するときには前記入力デ
ータを選択して前記演算器に出力する一方前記演算器を
演算処理に使用しないとＮには前記固定データを選択し
て前記演算器に出力するマルチプレクサか設けられてい
る構成とするものである。
バスから演算器を含む複数個の回路へ出力される構成を
備えた演算処理装置を対象とし、前記バスと前記演算器
の入力部との間に、前記バスからの入力データと前記演
算器が状態遷移を起こさない固定データとの入力を受け
、前記演算器を演算処理に使用するときには前記入力デ
ータを選択して前記演算器に出力する一方前記演算器を
演算処理に使用しないとＮには前記固定データを選択し
て前記演算器に出力するマルチプレクサか設けられてい
る構成とするものである。
（作用）
前記の構成により、バスと演算器の入力部との間に、バ
スからの入力データと演算器が状態遷移を起こさない固
定データとの入力を受け、演算器を演算処理に使用する
ときには入力データを出力する一方演算器を演算処理に
使用しないときには前記固定データを出力するマルチプ
レクサが設けられているため、演算器が演算処理に使用
されないときには該演算器は状態遷移を起こさず、その
内部の信号の動きが停止されるので、該演算器における
消費電力は殆ど零になる。
スからの入力データと演算器が状態遷移を起こさない固
定データとの入力を受け、演算器を演算処理に使用する
ときには入力データを出力する一方演算器を演算処理に
使用しないときには前記固定データを出力するマルチプ
レクサが設けられているため、演算器が演算処理に使用
されないときには該演算器は状態遷移を起こさず、その
内部の信号の動きが停止されるので、該演算器における
消費電力は殆ど零になる。
（実施例）
以下、本発明の実施例を図面に基づき説明する。
第１図は本発明の一実施例である演算処理装置のアーキ
テクチャを示している。
テクチャを示している。
同図において、ＩＡ、ＩＢは入力バス、２は、乗算器２
１、加算器２２及び１人力演算器２３からなる演算器群
、３，３．・・・は各演算器２１，２２２３に状態遷移
を起こさせない固定データ、４．４．・・・は入力パス
ＩＡから入力されるデータと前記固定データ３とのいず
れかを選択するマルチプレクサ、５は出力バスであって
、本実施例に係る演算処理装置においては、入力バスＩ
Ａからの入力データと固定データ３とがマルチプレクサ
４に入力され、これらのデータの中の選択されたデータ
のみがマルチプレクサ４から乗算器２１、加算器２２及
び］入力演算器２３に各々出力される。
１、加算器２２及び１人力演算器２３からなる演算器群
、３，３．・・・は各演算器２１，２２２３に状態遷移
を起こさせない固定データ、４．４．・・・は入力パス
ＩＡから入力されるデータと前記固定データ３とのいず
れかを選択するマルチプレクサ、５は出力バスであって
、本実施例に係る演算処理装置においては、入力バスＩ
Ａからの入力データと固定データ３とがマルチプレクサ
４に入力され、これらのデータの中の選択されたデータ
のみがマルチプレクサ４から乗算器２１、加算器２２及
び］入力演算器２３に各々出力される。
以下、前記演算処理装置の動作について説明する。
乗算の場合、乗数或いは被乗数を０にすれば部分積は必
ずＯになるので、乗算器２１内部の大部分の信号の変動
を抑制することができる。つまり乗算器２１を使用しな
いときには、マルチプレクサ４から乗算器２１に出力さ
れるデータとして固定データ３を選択すると共に該固定
データ３の値を０にすることにより、乗算器２１内部の
信号の変動を抑制することができる。
ずＯになるので、乗算器２１内部の大部分の信号の変動
を抑制することができる。つまり乗算器２１を使用しな
いときには、マルチプレクサ４から乗算器２１に出力さ
れるデータとして固定データ３を選択すると共に該固定
データ３の値を０にすることにより、乗算器２１内部の
信号の変動を抑制することができる。
加算の場合、全入力データを停止ｌ−シなければ内部の
信号の変動を抑制することができないので、加算器２２
を使用しないときには、マルチプレクサ４．４から加算
器２２へ出力されるすべてのデータとして状態遷移を起
こさない固定データ３を選択する。
信号の変動を抑制することができないので、加算器２２
を使用しないときには、マルチプレクサ４．４から加算
器２２へ出力されるすべてのデータとして状態遷移を起
こさない固定データ３を選択する。
１人力演算器２３或いは多入力演算器についても、入力
データを演算器が状態遷移を起こさないものに固定する
と演算器内部の信号の変動を抑制できるものに対しては
、前記同様に、マルチプレフサ４から１人力演算器２３
或いは多入力演算器への出力データとして演算器が状態
遷移を起こさない固定データ３を選択する。
データを演算器が状態遷移を起こさないものに固定する
と演算器内部の信号の変動を抑制できるものに対しては
、前記同様に、マルチプレフサ４から１人力演算器２３
或いは多入力演算器への出力データとして演算器が状態
遷移を起こさない固定データ３を選択する。
（発明の効果）
以上説明したように、本発明に係る演算処理装置による
と、入力データを出力するバスと演算器の入力部との間
に、演算器を演算処理に使用するときには入力データを
出力する一方演算器を演算処理に使用しないときには演
算器が状態遷移を起こさない固定データを出力するマル
チプレクサが設けられているため、演算器を使用してい
ないときには該演算器には状態遷移を起こさない固定デ
ータが入力されて該演算器内部の信号の動きが停止する
ので、該演算器における消費電力は殆ど零になる。
と、入力データを出力するバスと演算器の入力部との間
に、演算器を演算処理に使用するときには入力データを
出力する一方演算器を演算処理に使用しないときには演
算器が状態遷移を起こさない固定データを出力するマル
チプレクサが設けられているため、演算器を使用してい
ないときには該演算器には状態遷移を起こさない固定デ
ータが入力されて該演算器内部の信号の動きが停止する
ので、該演算器における消費電力は殆ど零になる。
このため、本発明によると、労力の掛からない方法によ
り回路全体の消費電力を抑制することができる。
り回路全体の消費電力を抑制することができる。
第１図は本発明の一実施例に係る演算処理装置のアーキ
テクチャを示す図、第２図は従来の演算処理装置のアー
キテクチャを示す図である。 ・・入力バス ＩＡ ＩＢ ２・・・演算器 ３・・・固定データ ４・・・マルチプレクサ ５・・・出力バス ２１・・・乗算器 ２２・・・加算器 ２３・・・１人力演算器
テクチャを示す図、第２図は従来の演算処理装置のアー
キテクチャを示す図である。 ・・入力バス ＩＡ ＩＢ ２・・・演算器 ３・・・固定データ ４・・・マルチプレクサ ５・・・出力バス ２１・・・乗算器 ２２・・・加算器 ２３・・・１人力演算器
Claims (1)
- （１）入力データが同一のバスから演算器を含む複数個
の回路へ出力される構成を備えた演算処理装置において
、 前記バスと前記演算器の入力部との間に、前記バスから
の入力データと前記演算器が状態遷移を起こさない固定
データとの入力を受け、前記演算器を演算処理に使用す
るときには前記入力データを選択して前記演算器に出力
する一方前記演算器を演算処理に使用しないときには前
記固定データを選択して前記演算器に出力するマルチプ
レクサが設けられていることを特徴とする演算処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2271734A JPH04147332A (ja) | 1990-10-09 | 1990-10-09 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2271734A JPH04147332A (ja) | 1990-10-09 | 1990-10-09 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04147332A true JPH04147332A (ja) | 1992-05-20 |
Family
ID=17504091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2271734A Pending JPH04147332A (ja) | 1990-10-09 | 1990-10-09 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04147332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014164659A (ja) * | 2013-02-27 | 2014-09-08 | Renesas Electronics Corp | プロセッサ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01258124A (ja) * | 1988-04-08 | 1989-10-16 | Oki Electric Ind Co Ltd | 浮動小数点演算器 |
| JPH03204027A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | 乗算回路 |
-
1990
- 1990-10-09 JP JP2271734A patent/JPH04147332A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01258124A (ja) * | 1988-04-08 | 1989-10-16 | Oki Electric Ind Co Ltd | 浮動小数点演算器 |
| JPH03204027A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | 乗算回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014164659A (ja) * | 2013-02-27 | 2014-09-08 | Renesas Electronics Corp | プロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420808A (en) | Circuitry and method for reducing power consumption within an electronic circuit | |
| JPH01204138A (ja) | 演算回路 | |
| EP0380100A2 (en) | Multiplier | |
| JPH0834408B2 (ja) | Ｉｉｒデイジタルフイルタ | |
| US6285300B1 (en) | Apparatus and method for reducing power and noise through reduced switching recording in logic devices | |
| JP3665409B2 (ja) | 強化されたデジタル信号プロセッサの方法および装置 | |
| US7519646B2 (en) | Reconfigurable SIMD vector processing system | |
| JPH04147332A (ja) | 演算処理装置 | |
| JP2559868B2 (ja) | 情報処理装置 | |
| JPH1173408A (ja) | 演算処理システム及び演算処理方法 | |
| US20080225939A1 (en) | Multifunctional video encoding circuit system | |
| US5333120A (en) | Binary two's complement arithmetic circuit | |
| Yang et al. | Approximate computing based low power image processing architecture for intelligent satellites | |
| US20030233384A1 (en) | Arithmetic apparatus for performing high speed multiplication and addition operations | |
| JPH07141148A (ja) | パイプライン並列乗算器 | |
| JPH01211013A (ja) | マイクロプロセッサのスタンバイ回路 | |
| JPH0482318A (ja) | 半導体集積回路 | |
| JPH04123217A (ja) | 外部端子の状態切換回路 | |
| JPS607540A (ja) | 割込制御回路 | |
| KR100206558B1 (ko) | 동작 전류를 감소시킨 산술 논리 연산 장치 | |
| Ravi et al. | A comparative performance analysis of low power bypassing array multipliers | |
| JPS5995624A (ja) | コンピユ−タの消費電力低減装置 | |
| KR100197529B1 (ko) | 패스 트랜지스터 멀티플렉서를 이용한 데이타 압축회로 | |
| JPH04266151A (ja) | 信号処理用集積回路 | |
| Junaid et al. | FPGA Accelerator For Medical Image Compression System |