JPH0482318A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0482318A JPH0482318A JP2196470A JP19647090A JPH0482318A JP H0482318 A JPH0482318 A JP H0482318A JP 2196470 A JP2196470 A JP 2196470A JP 19647090 A JP19647090 A JP 19647090A JP H0482318 A JPH0482318 A JP H0482318A
- Authority
- JP
- Japan
- Prior art keywords
- power save
- integrated circuit
- semiconductor integrated
- input buffer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は半導体集積回路に関し、特に０ＭＯ８型又はバ
イポーラＣＭＯＳ型の半導体集積回路に関するものであ
る。
イポーラＣＭＯＳ型の半導体集積回路に関するものであ
る。
従来技術
従来のこの種の半導体集積回路の例を示すと、第２図の
如き構成となっている。本例では、データバスの一例が
示されており、人力データ端子１からの入力データは入
力バッファ２を介して組合せ回路３へ供給され、Ｆ／Ｆ
（フリップフロップ）４にいったん格納される。
如き構成となっている。本例では、データバスの一例が
示されており、人力データ端子１からの入力データは入
力バッファ２を介して組合せ回路３へ供給され、Ｆ／Ｆ
（フリップフロップ）４にいったん格納される。
そして、再び次段の組合せ回路５へ入力され、Ｆ／Ｆ
６に再度格納される。この後、同じ処理を繰返えしつつ
最終段のＦ／Ｐ ７にいったんデータが格納される。こ
のＦ／Ｆ ７の格納データは出力バッファ８を介して出
力端子９より出力される。
６に再度格納される。この後、同じ処理を繰返えしつつ
最終段のＦ／Ｐ ７にいったんデータが格納される。こ
のＦ／Ｆ ７の格納データは出力バッファ８を介して出
力端子９より出力される。
各Ｆ／Ｆに分配されるクロックはクロック入力端子１０
より供給され、入力バッファ１１及び必要に応して他の
バッファ１２を介して各Ｆ／Ｆへ分配されるようになっ
ている。
より供給され、入力バッファ１１及び必要に応して他の
バッファ１２を介して各Ｆ／Ｆへ分配されるようになっ
ている。
この様な従来の半導体集積回路においては、人力データ
は変化するが出力データは任意で良い様な場合、例えば
パソコン等においてプログラムを実行しなくても良い時
間（演算動作もせず、キー人力もないような場合）であ
っても、電力を消費することになる。すなわち、この様
な場合でも入力データは外部要因により変化しているの
で、この入力データを受けて各部回路２〜８はそれに応
じた動作を行っており、よって電力消費を招来するとい
う欠点を有する。
は変化するが出力データは任意で良い様な場合、例えば
パソコン等においてプログラムを実行しなくても良い時
間（演算動作もせず、キー人力もないような場合）であ
っても、電力を消費することになる。すなわち、この様
な場合でも入力データは外部要因により変化しているの
で、この入力データを受けて各部回路２〜８はそれに応
じた動作を行っており、よって電力消費を招来するとい
う欠点を有する。
発明の目的
そこで、本発明はこの様な従来技術の欠点を解決すべく
なされたものであって、その目的とするところは、消費
電力を抑制可能な半導体集積回路を提供することにある
。
なされたものであって、その目的とするところは、消費
電力を抑制可能な半導体集積回路を提供することにある
。
発明の構成
本発明によれば、ＣＭＯ３型またはバイポーラＣＭＯ５
型の半導体集積回路であって、消費電力軽減用のパワー
セーブ端子と、このパワーセーブ端子に印加されたパワ
ーセーブ指示信号に応答して、この集積回路の入力デー
タレベルを一定レベルに固定するレベル固定手段とを含
むことを特徴とする半導体集積回路か得られる。
型の半導体集積回路であって、消費電力軽減用のパワー
セーブ端子と、このパワーセーブ端子に印加されたパワ
ーセーブ指示信号に応答して、この集積回路の入力デー
タレベルを一定レベルに固定するレベル固定手段とを含
むことを特徴とする半導体集積回路か得られる。
実施例
以下、本発明の実施例を図面を参照して説明する。
第１図は本発明の実施例のブロック図であり、第２図と
同等部分は同一符号により示している。
同等部分は同一符号により示している。
第２図の従来例と異なる部分についてのみ述べれば、パ
ワーセーブモード（ＰＳ）端子１３を別に設け、このＰ
Ｓ端子に印加されたパワーセーブ指示信号を入力ハッフ
ァ１４を介してデータ用人力バッファ２の制御信号とし
て供給する構成としている。
ワーセーブモード（ＰＳ）端子１３を別に設け、このＰ
Ｓ端子に印加されたパワーセーブ指示信号を入力ハッフ
ァ１４を介してデータ用人力バッファ２の制御信号とし
て供給する構成としている。
このデータ用人カバソファ２はパワーセーブ指示信号が
例えば“０”のとき（パワーセーブモートのとき） い
かなる人力か与えられても出力を“１”または“０”に
固定する機能を有する。この様な機能を有するバッファ
回路としては、当業者であれば周知の回路構成を採用す
ることかできる。
例えば“０”のとき（パワーセーブモートのとき） い
かなる人力か与えられても出力を“１”または“０”に
固定する機能を有する。この様な機能を有するバッファ
回路としては、当業者であれば周知の回路構成を採用す
ることかできる。
従って、このパワーセーブモード時においては、半導体
集積回路への人力データがいかに変化しようとも、人力
バッファ２の出力は一定レベルに固定されたままである
ので、入力バッファ２以降の後段の各回路の状態は全く
変化しない。
集積回路への人力データがいかに変化しようとも、人力
バッファ２の出力は一定レベルに固定されたままである
ので、入力バッファ２以降の後段の各回路の状態は全く
変化しない。
よって、ＣＭＯ５回路またはバイポーラＣＭＯ８回路構
成の各回路はほとんど電力消費をしないことになるので
ある。
成の各回路はほとんど電力消費をしないことになるので
ある。
尚、第１図の回路は単に１例を示したにすぎず、種々の
回路構成に採用可能であることは勿論である。
回路構成に採用可能であることは勿論である。
発明の効果
以上述べた如く、本発明によれば、パワーセーブモード
時に入力データの変化を抑制する人力ハッファを設けて
いるので、半導体集積回路か動作する必要のない時間は
、このパワーセーブモートとしておくことにより、はと
んと電力消費がなくなり、ラップトノブ型、ポータプル
型のパソコンやパープロに最適となるという効果がある
。
時に入力データの変化を抑制する人力ハッファを設けて
いるので、半導体集積回路か動作する必要のない時間は
、このパワーセーブモートとしておくことにより、はと
んと電力消費がなくなり、ラップトノブ型、ポータプル
型のパソコンやパープロに最適となるという効果がある
。
第１図は本発明の実施例のブロック図、第２図は従来の
半導体集積回路の例を示すブロック図である。 主要部分の符号の説明 １・・・・・人力データ端子 ２・・・・・・入力バッファ １３・・・・・パワーセ ブ端子 出願人 日本電気株式会社（外１名）
半導体集積回路の例を示すブロック図である。 主要部分の符号の説明 １・・・・・人力データ端子 ２・・・・・・入力バッファ １３・・・・・パワーセ ブ端子 出願人 日本電気株式会社（外１名）
Claims (1)
- （１）ＣＭＯＳ型またはバイポーラＣＭＯＳ型の半導体
集積回路であって、消費電力軽減用のパワーセーブ端子
と、このパワーセーブ端子に印加されたパワーセーブ指
示信号に応答して、この集積回路の入力データレベルを
一定レベルに固定するレベル固定手段とを含むことを特
徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196470A JPH0482318A (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196470A JPH0482318A (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0482318A true JPH0482318A (ja) | 1992-03-16 |
Family
ID=16358341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2196470A Pending JPH0482318A (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0482318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508176B1 (ko) * | 2002-12-10 | 2005-08-17 | 현대자동차주식회사 | 라디에이터 그릴의 풍량 조절장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50111951A (ja) * | 1974-02-13 | 1975-09-03 | ||
| JPS58164322A (ja) * | 1982-03-24 | 1983-09-29 | Toshiba Corp | 半導体入力回路装置 |
| JPS6372218A (ja) * | 1986-09-12 | 1988-04-01 | Nec Corp | バス回路 |
-
1990
- 1990-07-25 JP JP2196470A patent/JPH0482318A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50111951A (ja) * | 1974-02-13 | 1975-09-03 | ||
| JPS58164322A (ja) * | 1982-03-24 | 1983-09-29 | Toshiba Corp | 半導体入力回路装置 |
| JPS6372218A (ja) * | 1986-09-12 | 1988-04-01 | Nec Corp | バス回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508176B1 (ko) * | 2002-12-10 | 2005-08-17 | 현대자동차주식회사 | 라디에이터 그릴의 풍량 조절장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7237128B2 (en) | Method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device | |
| US6625740B1 (en) | Dynamically activating and deactivating selected circuit blocks of a data processing integrated circuit during execution of instructions according to power code bits appended to selected instructions | |
| US7181188B2 (en) | Method and apparatus for entering a low power mode | |
| US8959382B2 (en) | Controlling communication of a clock signal to a peripheral | |
| TWI405408B (zh) | 可連續提供電源之切換控制方法及其相關裝置與電源供應系統 | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| US20080046773A1 (en) | Systems and Methods for Dynamic Clock Frequencies for Low Power Design | |
| JP3919740B2 (ja) | 回路動作制御装置および情報処理装置 | |
| JP2003092359A (ja) | 半導体集積回路 | |
| US5629643A (en) | Feedback latch and method therefor | |
| US5432944A (en) | Data processing system having a dynamically enabled input synchronizer for selectively minimizing power consumption | |
| US20090003114A1 (en) | Apparatus and Method for Reducing Power Consumption Using Selective Power Gating | |
| JPH04236682A (ja) | マイクロコンピュータシステム | |
| US20250377858A1 (en) | Processor and method for controlling operation of processor | |
| JPH0482318A (ja) | 半導体集積回路 | |
| Nowka et al. | The design and application of the PowerPC 405LP energy-efficient system-on-a-chip | |
| JPH0756660A (ja) | バス回路における消費電力削減制御方法および回路 | |
| JPS61285521A (ja) | 低消費電力形コンピユ−タ装置 | |
| JPH0555495A (ja) | 半導体集積回路 | |
| JPH04256004A (ja) | 半導体集積回路 | |
| KR0165207B1 (ko) | 마이크로 콘트롤러의 전력소비를 감소시키는 모듈별 슬립모드 제어회로 | |
| JP4304124B2 (ja) | 半導体装置 | |
| US20260118944A1 (en) | Semiconductor device | |
| JPH04273309A (ja) | 半導体集積回路 | |
| JP4673551B2 (ja) | 制御回路 |