JPH04147638A - 半導体素子の電気的特性測定装置 - Google Patents
半導体素子の電気的特性測定装置Info
- Publication number
- JPH04147638A JPH04147638A JP27265790A JP27265790A JPH04147638A JP H04147638 A JPH04147638 A JP H04147638A JP 27265790 A JP27265790 A JP 27265790A JP 27265790 A JP27265790 A JP 27265790A JP H04147638 A JPH04147638 A JP H04147638A
- Authority
- JP
- Japan
- Prior art keywords
- measured
- electrical characteristics
- semiconductor devices
- measuring electrical
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体素子の電気的特性測定装置において、
特に高周波低雑音電界効果トランジスタの特性を、より
正確に測定できる装置に関するものである。
特に高周波低雑音電界効果トランジスタの特性を、より
正確に測定できる装置に関するものである。
従来、電界効果トランジスタ（以下、ＦＥＴという）の
特性を測定する場合、マイクロ波集積回路（以下ＦＭＩ
Ｃという）基板上に素子を載置する。
特性を測定する場合、マイクロ波集積回路（以下ＦＭＩ
Ｃという）基板上に素子を載置する。
第３図は、従来の半導体素子の電気的特性測定装置の上
部きょう体を除いた状態の平面図、第４図は第３図の装
置の分解側面断面図である０図において、ｉｌｌはＭＩ
Ｃの基板で、２枚１＆ｆｌとしてセットされる。ＭＩＣ
の基板［１１の表面にはストリップライン（２）が設け
られており、これに沿って被測定素子（７）のゲート及
びドレインが載置される。（３）は足、（４）は下部き
ょう体、（５）は上部きよう体、（６）はストリップラ
イン（２）に接続されるコネクタである。次に動作につ
いて説明する。下部きよう体（４）に載置された被測定
素子（７）のリードを上部きよう体（５）に作られた足
（３）で押えることにより被測定素子（７）が固定され
、同時に被測定素子（７）のリードはコネクタ（６）に
接続される。
部きょう体を除いた状態の平面図、第４図は第３図の装
置の分解側面断面図である０図において、ｉｌｌはＭＩ
Ｃの基板で、２枚１＆ｆｌとしてセットされる。ＭＩＣ
の基板［１１の表面にはストリップライン（２）が設け
られており、これに沿って被測定素子（７）のゲート及
びドレインが載置される。（３）は足、（４）は下部き
ょう体、（５）は上部きよう体、（６）はストリップラ
イン（２）に接続されるコネクタである。次に動作につ
いて説明する。下部きよう体（４）に載置された被測定
素子（７）のリードを上部きよう体（５）に作られた足
（３）で押えることにより被測定素子（７）が固定され
、同時に被測定素子（７）のリードはコネクタ（６）に
接続される。
従来の半導体素子の電気的特性測定装置は以上のように
構成されているので、被測定素子は上部きょう体に取り
付けられた押さえ用の足で固定する、この場合、上部き
ょう体の開閉に際し、被測定素子が移動したり、また、
押さえる力が一定でない等の原因によって、測定値に誤
差を生む大きな要因の一つとなるなどの問題点があった
。
構成されているので、被測定素子は上部きょう体に取り
付けられた押さえ用の足で固定する、この場合、上部き
ょう体の開閉に際し、被測定素子が移動したり、また、
押さえる力が一定でない等の原因によって、測定値に誤
差を生む大きな要因の一つとなるなどの問題点があった
。
この発明は、以上のような問題点を解決するためになさ
れたもので、より正確な特性を測定することのできる半
導体素子の電気的特性測定装置を得ることを目的とする
。
れたもので、より正確な特性を測定することのできる半
導体素子の電気的特性測定装置を得ることを目的とする
。
この廃明に係る半導体素子の電気的特性測定装置は、上
部きょう体の被測定素子に当る面に、被測定素子を型ど
った面を構成し、この上部きょう体を下部きょう体にあ
わせることにより、被測定素子を電極に固定するもので
ある。
部きょう体の被測定素子に当る面に、被測定素子を型ど
った面を構成し、この上部きょう体を下部きょう体にあ
わせることにより、被測定素子を電極に固定するもので
ある。
この発明によれば上部きょう体の、被測定素子に当る面
に被測定素子を型どった面を設けることにより、被測定
素子の電極に固定される場所が常に一定の場所に固定さ
れ、測定上の誤差をなくすことができ、被測定素子の正
確な特性を測定することができる。
に被測定素子を型どった面を設けることにより、被測定
素子の電極に固定される場所が常に一定の場所に固定さ
れ、測定上の誤差をなくすことができ、被測定素子の正
確な特性を測定することができる。
以下この発明の一実施例を図について説明する。
第１図に半導体素子の電気的特性測定装置の上部きょう
体を除いた状態の平面図、第２図は第１図の装置の分解
側面断面図である０図におし１て（１）。
体を除いた状態の平面図、第２図は第１図の装置の分解
側面断面図である０図におし１て（１）。
＋２１．Ｔ４１〜（７）は第３図および第４図の従来例
に示したものと同等であるので説明は省略する。（８）
は被測定素子（７）を型どって構成されて上部きよう体
（５）にとりつけられたふたである。
に示したものと同等であるので説明は省略する。（８）
は被測定素子（７）を型どって構成されて上部きよう体
（５）にとりつけられたふたである。
次に動作について説明する。ふた（８）のつむ）た上部
きょう体（５）を下部きよう体（４）にあわせることに
より、被測定素子（７）は、その型にあわせて常に同一
の場所に固定されることになる。
きょう体（５）を下部きよう体（４）にあわせることに
より、被測定素子（７）は、その型にあわせて常に同一
の場所に固定されることになる。
以上のようにこの発明によれば被測定素子は、その型の
ついたふたにより、ＭＩＣの基板上の電極上の常に同一
の場所に固定される。これによって、測定の精度が向上
し、正確な特性が得られるというすぐれた効果を有する
。
ついたふたにより、ＭＩＣの基板上の電極上の常に同一
の場所に固定される。これによって、測定の精度が向上
し、正確な特性が得られるというすぐれた効果を有する
。
第１図はこの発明の一実施例による半導体素子の電気的
特性測定装置の上部きよう体を除いた状態の平面図、第
２図は第１図の装置の分解側面断面図、第３図は従来の
半導体素子の電気的特性測定装置の上部きょう体を除い
た状態を示す平面図、第４図は第３図の装置の分解側面
断面図である。 図において、＋１１は基板、（２）はストリップライン
、（４）は下部きょう体、（５）は上部きよう体、（６
）はコネクタ、（７）は被測定素子、（８）はふたであ
る。 なお、各図中、同一符号は同一または相当部分を示す。
特性測定装置の上部きよう体を除いた状態の平面図、第
２図は第１図の装置の分解側面断面図、第３図は従来の
半導体素子の電気的特性測定装置の上部きょう体を除い
た状態を示す平面図、第４図は第３図の装置の分解側面
断面図である。 図において、＋１１は基板、（２）はストリップライン
、（４）は下部きょう体、（５）は上部きよう体、（６
）はコネクタ、（７）は被測定素子、（８）はふたであ
る。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 電界効果トランジスタの電気的特性を測定する装置に
関し、被測定素子と電気的に接続される電極を有する基
板と、上記基板及び被測定素子を収容するきょう体とを
備えたものにおいて、上記被測定素子を型どったふたを
設け、このふたで被測定素子を基板上の電極に固定する
ことを特徴とする半導体素子の電気的特性測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27265790A JPH04147638A (ja) | 1990-10-09 | 1990-10-09 | 半導体素子の電気的特性測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27265790A JPH04147638A (ja) | 1990-10-09 | 1990-10-09 | 半導体素子の電気的特性測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04147638A true JPH04147638A (ja) | 1992-05-21 |
Family
ID=17516977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27265790A Pending JPH04147638A (ja) | 1990-10-09 | 1990-10-09 | 半導体素子の電気的特性測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04147638A (ja) |
-
1990
- 1990-10-09 JP JP27265790A patent/JPH04147638A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE373830T1 (de) | Mehrspitzenfühler | |
| KR930001365A (ko) | 복합 플립 칩 반도체 소자와 그 제조 및 번-인(burning-in) 방법 | |
| KR950006957A (ko) | 중첩 오차 측정 패턴을 형성하는 단계를 포함하는 반도체 장치 제조 방법 | |
| JPH01165968A (ja) | ウエハプロービング装置 | |
| ATE85133T1 (de) | Schaltung zum messen von widerstaenden von prueflingen. | |
| KR970013167A (ko) | 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가방법 | |
| JPH04147638A (ja) | 半導体素子の電気的特性測定装置 | |
| KR970024383A (ko) | 프로브 구조의 제조방법 및 이 방법에 사용되는 회로기판 | |
| KR940010258A (ko) | 번인 테스트용 지그 | |
| JPH01211936A (ja) | 半導体ウェーハの電気的特性測定用プローブ針 | |
| JPH03226679A (ja) | 半導体素子の電気的特性測定装置 | |
| JPS62291937A (ja) | プロ−バ | |
| JPS5619634A (en) | Semiconductor device | |
| JPH0455584U (ja) | ||
| JPH0450780A (ja) | 半導体評価装置 | |
| KR200236178Y1 (ko) | 전압제어 발진기(vco) 모듈 측정장비 | |
| JPS57211745A (en) | Semiconductor integrated circuit device | |
| JPH04186153A (ja) | プレーナ型イオンセンサ | |
| JPH02216061A (ja) | 半導体素子の電気的特性測定装置 | |
| RU2665491C1 (ru) | Корпус для микросистем измерения силы тока | |
| KR100389227B1 (ko) | 평면 실장형 반도체 장치용 검사장치 및 그 검사방법 | |
| JPH0548133Y2 (ja) | ||
| JPH04161866A (ja) | 集積回路装置の特性測定用治具 | |
| JPH03273175A (ja) | 半導体素子の電気的特性測定装置 | |
| JPS56138934A (en) | Testing device |