JPH0414829A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、半導体装置の絶縁分離技術に関し。

トレンチによる絶縁分離の際の多結晶シリコン（ポリＳ
ｉ膜）等の残渣のできない方法を得ることを目的とし。

フィールド酸化膜を有する半導体基板に、窒化シリコン
（ＳｉＪｔ）膜及び燐珪酸ガラス（ＰＳＧ膜）をマスク
として、溝を形成する工程と、該溝内の表面を酸化して
、第１の二酸化シリコン（ＳｉＯ□）膜を形成する工程
と、該溝内の表面に第１のポリＳｉ膜を被覆する工程と
、該溝内の表面の該第１のポリＳｉ膜を核として、該溝
内に第２のポリＳｉ膜を化学気相成長法により選択成長
して、該溝を完全に埋める工程と、該半導体基板を研磨
して、該溝より溢れた第１のポリＳｉ膜を研磨或いはエ
ツチング除去して、該半導体基板を平坦化する工程と、
該溝内の第２のポリＳｉ膜の表面を酸化して、第２のポ
リＳｉ膜を形成する工程と、該半導体基板上の該Ｓｉ３
Ｎ、膜を全面エツチング除去し、該半導体基板上全面に
第３のポリＳｉ膜を被覆する工程と、該第３のポリＳｉ
膜を選択酸化して、電極配線を形成する工程とを含むよ
うに構成する。

〔産業上の利用分野〕

本発明は、半導体装置の絶縁分離技術に関する。

近年、高速密度、高集積土が達成できる素子分離法とし
て１　シリコン（Ｓｉ）基板に溝（トレンチ）を形成し
、その内部にポリＳｉ膜等を充填して平坦化する。所謂
「トレンチ分離法」が広く用いられている。

更に、高密度化への要求から、バイポーラＩＣにおいて
も、　Ｓｉ基板上にポリＳｉ膜の配線を形成する場合が
出てきた。

〔従来の技術〕

第２図は従来例の説明図である。

図において、１１はＳｉ基板、１２はフィールドＳｉＯ
□膜、１３は５ｉＪ４膜、１４は溝、１５は第１のＳｉ
Ｏ□膜。

１６は第１のポリＳｉ膜、１７は第２の５ｉＯｚ膜、１
８は第２のポリＳｉ膜、　１９は第３のＳｉＯ２膜、　
２０は電極配線Ａ、２１は電極配線Ｂ、２２はポリＳｉ
膜残渣である。

従来、トレンチ素子分離法は、第２図（ａ）に示すよう
に、　Ｓｉ基板１１への溝１４の形成１次いで。

第２図（ｂ）に示すように、その溝１４の側壁の酸化に
よる第１の５ｉｎ２膜１５の形成、第２図（ｃ）に示す
ように、溝１４内を充填し得る膜厚の第１のポリＳｉ膜
１６の成長、第２図（ｄ）に示すように、溝１４以外の
不要部分の第１のポリＳｉ膜１６の除去、第２図（８）
に示すように、溝１４内の第１のポリ５ｉＷＩ１６０表
面の酸化による第２のＳｉｎ、膜１７の形成というプロ
セスを順に経て、形成されていた。

〔発明が解決しようとする課題〕

しかし、この方式では、Ｓｉ基板１１上にフィールドＳ
ｉＯ２膜１２等による段差が有る場合に、溝１４内の第
１のポリ５ｉｌｌｉ１６の表面は、その段差の底面より
必然的に低くならざるを得ない。

そのため１第２図（ｆ）に示すように、従来方法で形成
したＳｉ基板１１上に第２のポリＳｉ膜１８を被覆し、
第２図（ｇ）に示すように、配線部分のみに図示しない
５ｉＪａ膜をカバーして１他の部分の第２のポリＳｉ膜
１８を選択酸化して、第３の５ｉｎ２膜に変換し、配線
部分の第２のポリＳｉ膜１８によりポリＳｉ配線を形成
した場合に、第２図（ｇ）、及び第２図ｃｈ＞に示すよ
うに、溝１４のエツジの凹部に沿って、第２のポリＳｉ
膜が酸化しきれないで。

不要なポリＳｔ膜残渣２２として残るという問題がある
。

この時、このポリＳｉ膜残渣２２がポリＳｉ膜の電極配
線Ａ２０と電極配線Ｂ２１の間をブリッジ状に連結させ
ることとなり、素子としての動作不良、特性不良を引き
起こす。

本発明は、上記のような、ポリＳｉ膜の残渣が残らない
ような手法を得ることを目的として提供されるものであ
る。

［課題を解決するための手段］ 第１図は本発明の原理説明図兼一実施例の工程順模式断
面図である。

図において、■は半導体基板、２はフィールドＳｉＯ２
膜、３はＳｉ３Ｎ４膜、４は溝、５は第１（７）ＳｉＯ
。

膜、６は第１のポリＳｉ膜、７は第２のポリＳｉ膜。

８は第２（７）ＳｉＯ２膜、９は第３のポ’ＪＳｉ膜、
　１０は第３のポリＳｉ膜である。

本発明では、ポリＳｉ膜の選択成長法により、溝内にの
みポリ５ｉｌｌを成長した後２表面の平坦化を行う。

即ち１本発明の目的は、第１図（ａ）に示すように、フ
ィールドＳｉＯ□膜２を有する半導体基板１に、　　Ｓ
ｉ３Ｎ４膜３及び図示しないＰＳＧ膜をマスクとして１
溝４を形成する工程と。

第１図（ｂ）に示すように、該溝４内の表面を酸化して
、第１のＳｉＯ２膜５を形成する工程と。

第１図（Ｃ）に示すように、該溝４内の表面を含めて、
半導体基板１の表面に第１のボＩＪＳｔ膜６を被覆する
工程と。

第１図（ｄ）に示すように、該溝４内を残して。

半導体基板１表面の第１のポリＳｉ膜６を異方性エツチ
ングにより除去する工程と。

第１図【ｅ）に示すように、該溝４内の表面の該第１の
ポリ５ｉｌＩ！６を核として、該溝４内に第２のポリＳ
ｉ膜７を化学気相成長法により選択成長して１該溝４を
完全に埋める工程と。

第１図（ｆ）に示すように、該半導体基板１を研磨して
、該溝４より溢れた第２のポリＳｉ膜７を研磨或いはエ
ツチング除去して、該半導体基板１を平坦化する工程と
。

第１図（ｇ）に示すように、該溝４内の第２のポリＳｉ
膜７０表面を酸化して、第２のＳｉｎｇ膜８を形成する
工程と。

第１図（ｈ）に示すように、該半導体基板１上の該５ｉ
Ｊｎ膜３を全面エツチング除去し、該半導体基板１上全
面に第３のポリＳｉ膜９を被覆する工程と。

第１図（ｉ）に示すように、該第３のポリＳｉ膜９を選
択酸化して、第３のＳｉＯ□膜ｌＯを形成する工程とを
含むことにより達成される。

〔作用〕

本発明では、トレンチ内のポリＳｉの表面の高さは、基
板の段差等には全く影響されず２周辺部分よりも凹とな
ることがないので、ポリＳｉの配線形成によって、配線
間のトラブルが生じない。

〔実施例〕

第１図は本発明の一実施例の工程順模式断面図である。

第１図により本発明の一実施例を説明する。

第１図（ａ）に示すように、　Ｓｉ基板１に熱酸化によ
り、素子分離領域を区画するフィールドＳｉＯ□膜２を
熱酸化法により、　６，０００人の厚さに形成し。

次イテ、　（：ＶＤ法により、　　５ｉ３Ｎａ膜３を２
．０００人。

図示しないＰＳＧ膜を１μｍの厚さに堆積してパタニン
グする。２，０００人の厚さに堆積し、パターニングす
る。

続いて、ＳｉユＮ４膜３及びＰＳＧ膜をマスクとして。

Ｓｉ基板１をエツチングして、溝４を形成する。

第１図（ｂ）に示すように、熱酸化法により。

溝の内壁に、　２，０００人の厚さに第１の５ｉｎ２膜
５を形成する。

第１図（ｃ）に示すように、　ＣＶＤ法により、５００
人の厚さに溝４の内壁を含めて、　Ｓｉ基板１の全面に
ｆｍ＜５００人の厚さのポリＳｉ膜６を被覆する。

第１図（ｄ）に示すように、　ＲＩＥによる異方性エツ
チングを用いて、溝４内を除いて、Ｓｉ基板１表面のポ
リＳｉ膜６を全面除去する。

第１図（ｅ）に示すように、トリフロロシラン（ＳｉＨ
Ｃｆｓ）と水素（Ｈ２）の混合ガスにより、　ｉ、ｏｏ
。

℃でＣＶＤ法により、第１のポリＳｉ膜６を核として。

第２のポリＳｉ膜７を２μｍの厚さに選択成長して。

溝４内に第２のポリＳｉ膜７を完全に埋め込む。

第１図（ｆ）に示すように、研磨、或いは、異性性エツ
チングにより、溝４から外部に溢れ出た第２のポリＳｉ
膜７を研磨除去、或いはエツチング除去して、　Ｓｉ基
板１の表面を平坦化する。

第１図（ｇ）に示すように、熱酸化により、第２のポリ
Ｓｉ膜７の表面を酸化して、第２のＳｉＯ□膜８を形成
するが、その表面はフィールドＳｉＯ□膜２の表面より
高い位置に形成できる。従って、溝４のエツジに窪みが
できることはない。

続いて、第１図（ｈ）に示すように、　ＣＶＯ法により
第３のポリＳｉ膜９を被覆し、第１図（ｉ）に示すよう
に１図示しない５ｉＪｎ膜をマスクとして。

配線形成以外の部分を酸化して、配線絶縁分離用の第３
のＳｉＯ□膜１０に変換し、残った第３のポリＳｉ膜９
を電極配線として形成する。

〔発明の効果〕

以上説明したように２本発明によれば、従来方法で発生
していた溝の、］−１部１部エラ凹みがなくなり、その
部分での配線用のポリＳｉ膜の残渣の発ノＩ７が防止さ
れる。

その結果、半導体基板の他の部分の表面１：）・差に影
響されず、安定し７た溝の表面形状が得られることによ
り。特性ならびにイ６頼性の向）」ご寄り４るところが
大きい。

３、Ｓ；ｓＮｄ豪 ５′第、）σＩｉ’ｌ、’宇Ｓ１腺

【図面の簡単な説明】

第１図は本発明の一実施例の工程順模式断面し１第２図
は従来例の説明図 である。 図において １は半導体基板１　　２はフィールド５ｉ０２膜３はＳ
　ｉ　３　Ｎ　４ＷＩ：、　　　　　４は溝。 ５は第１の５ｉＯｚ膜、　　６は第１のポリＳｉ膜。 ７は第２のポリＳｉ膜、８は第２のＳｉｎｇ膜９は第３
のポリＳｉ膜、１０は第３のＳｉＯ２膜；４：発明の 実’Ｔｈ例θ−）Ｌ竹メ原（チ弐ｍ面国策　１１察１ １４溝 乏；ｉＪ’Ｊ４．Ｈデ、１３ １゛／ダ］；２のＳ；（、’）Ｊチ 駒裾 市：４金陛′１局ｆロ ガＩ采ｆダｊの髄−明１と′］

Claims (1)

1. 【特許請求の範囲】 　フィールド酸化膜（２）を有する半導体基板（１）に
   、窒化シリコン膜（３）及び燐珪酸ガラス膜をマスクと
   して、溝（４）を形成する工程と、 該溝（４）内の表面を酸化して、第１の二酸化シリコン
   膜（５）を形成する工程と、 該溝（４）内の表面に第１の多結晶シリコン膜（６）を
   被覆する工程と、 該溝（４）内の表面の該第１の多結晶シリコン膜（６）
   を核として、該溝（４）内に第２の多結晶シリコン膜（
   ７）を化学気相成長法により選択成長して、該溝（４）
   を完全に埋める工程と、 該半導体基板（１）を研磨して、該溝（４）より溢れた
   第１の多結晶シリコン膜（６）を研磨或いはエッチング
   除去して、該半導体基板（１）を平坦化する工程と、該
   溝（４）内の第２の多結晶シリコン膜（７）の表面を酸
   化して、第２の二酸化シリコン膜（８）を形成する工程
   と、 該半導体基板（１）上の該窒化シリコン膜（３）を全面
   エッチング除去し、該半導体基板（１）上全面に第３の
   多結晶シリコン膜（７）を被覆する工程と、該第３の多
   結晶シリコン膜（７）を選択酸化して、電極配線（９）
   を形成する工程とを含むことを特徴とする半導体装置の
   製造方法。