JPH0414835B2

JPH0414835B2 -

Info

Publication number: JPH0414835B2
Application number: JP58208116A
Authority: JP
Inventors: Junichi Nishizawa; Naoshige Tamamushi
Original assignee: Individual
Current assignee: Individual
Priority date: 1983-11-05
Filing date: 1983-11-05
Publication date: 1992-03-16
Also published as: JPS60100886A

Description

【発明の詳細な説明】本願発明な静電誘導トランジスタを用いたゲー
ト蓄積方式の２次元固体撮像装置に関するもの
で、Ｘ−Ｙアドレス方式における信号読み出し線
のキヤパシタを利用する読み出し方式により高
速、大容量の固体撮像装置を提供するものであ
る。

従来の静電誘導トランジスタ（以下SITとい
う）を用いたゲート蓄積方式による２次元固体撮
像装置（SITエリアセンサ）の構成の代表的なも
のは第１図のように表わされる。GL1、GL2、
GL3、…、GLmは、各画素のマトリツクス
［Cij］へのアドレスゲートライン（垂直信号アド
レスライン）を示し、SL1、SL2、SL3、…SLn
は、各画素のマトリツクス［Cij］からの信号出
力ライン（信号読み出しライン、水平信号出力ラ
イン）を示している。各画素のゲートはゲートキ
ヤパシタC_Gを介して垂直信号アドレスラインGLj
へ共通に接続され、ドレインは水平信号出力ライ
ンSLiへ共通に接続され、かつ各水平信号出力ラ
インSLiはスイツチMOSQsを介してビデオ出力
ライン３に共通に接続されている。各画素［Cij］
の信号読み出しは、垂直シフトレジスタ１から各
アドレスゲートラインへ出力される垂直シフトパ
ルスφ_G1、φ_G2、φ_G3、…、φ_Gnと、各水平信号出力
ラインSLiを選択するための水平シフトレジスタ
２よりスイツチMOSQsのゲートへ出力される水
平シフトパルスφ_S1、φ_S2、φ_S3、…、φ_SoのＸ−Ｙ
アドレス方式によつて行なわれ、順次各画素の光
情報は出力端子４より出力される。ビデオライン
６は負荷抵抗R_Lを介してビデオ電圧V_DDにバイア
スされており、第１図に示した従来方式では、各
画素のSITのドレイン・ソース間を流れる直流電
源をＸ−Ｙアドレス時に検出している。光情報は
SITのゲートキヤパシタC_Gに蓄積されており、ア
ドレスゲートパルスφ_Gjの高さが低い場合には非
破壊読み出しに近づき、φ_Gjの高さが2.5V以上と
なると、破壊読みだしとなる特徴を有する。この
場合のパルス幅は100nsec〜数μsecである。各画
素CijのSITのソース領域は、すべて接地電位に
なされている。

本願発明者らは第１図の構成のゲート蓄積方式
による固体撮像装置を特願昭56−204656号に既に
出願し、さらに具体的な信号読み出し方法につい
て改良を加え特願昭57−217758号、特願昭58−
21688号及び特願昭58−26932号に開示している。
その信号読み出し方法の一例を第２図、第３図に
示す動作波形をもとに説明する。第２図は特願昭
56−204656号に示された信号読みだしの動作波形
であり、第１図の回路構成において、シフトパル
スφ_S1、φ_S2、φ_S3、…、φ_Soによつて信号読み出し
ラインSL1、SL2、SL3、…、SLnを一本ずつ選
択し、その選択された期間（一水平期間）内にお
いてアドレスゲートパルスφ_G1、φ_G2、φ_G3、…、
φ_Gnを各アドレスゲートラインGL1、GL2、GL3、
…、GLmに印加することでＸ−Ｙアドレスを行
なう動作となつている。第２図の動作波形を用い
る読み出し方式においては、特定の画素Cijを選
択するまでにφ_S1、φ_S2、…、φ_Si-1のパルスによつ
て信号読み出しラインSL1、SL2、…、SLi−１
が選択されており、上記φ_S1、φ_S2…、φ_Si-1の期間
内においてGLjのラインにはφ_Gjのパルスが（ｉ
−１）回加わつていることになる。一旦Cijの画
素信号が読み出されてから、次に同一の画素Cij
が読みだされるまでの期間が光積分期間T_LIとな
るが、上記の読み出し方式では、Ｘ−Ｙマトリツ
クスにおける信号読み出しラインの数だけアドレ
スゲートラインGLjにはアドレスゲートパルス
φ_Gjが印加される。従つて、画素Cijのゲートには
非選択時に上記（ｉ−１）回のゲートパルスφ_Gj
が加わることから、蓄積状態にあるゲートのキヤ
リアが逃げやすいという欠点が第２図に示した信
号読み出し形式には存在する。上記のリーク特性
はゲートパルスφ_Gjの高さと幅に依存し、完全に
非破壊読み出しとなる条件が必要である。例えば
φ_Gjの高さは1V以下、パルス幅も100nsec以下と
いうようにである。上記欠点に鑑み新たに本発明
者らは別の信号読み出し方式を特願昭58−21688
号、及び特願昭58−26932号に開示した。その一
例の動作波形を第３図に示す。第３図の動作波形
は、特定の画素Cijを読み出す際に、初めにアド
レスゲートラインGLjを選択して、ゲートパルス
φ_Gjを加え、次にゲートパルス電圧V_Gが印加され
ている期間（一水平読み出し期間）内において、
信号読み出しラインSLiを選択してシフトパルス
φ_Siによつて、負荷抵抗R_Lを通して電源V_DDから選
択された画素CijのSITのドレイン・ソース間に
直流電流を流し込み流れる電流を検出する方式で
ある。この方式も、各画素のゲートにキヤパシタ
C_Gを介して加わるパルスφ_Gの高さと幅が問題で
あり、ゲートのパルス電圧V_Gが高くなると、ゲ
ートキヤパシタに蓄積されたキヤリアが一水平期
間内の極く短時間の間にリークしてしまい、φ_S1、
φ_S2、…と順次選択されるにつれて後方の画素信
号は、蓄積情報がリークされた情報を読み出すこ
とになつて、エリアセンサとしての完全な動作と
はならなくなる。さらに、一水平期間にわたつ
て、φ_Gjによつて選択されるG_L上に並んだ一列の
画素C_1j、C_2j、…、C_ij、…、Cnjのゲート電位は、
C_Gと入力容量の分割で定まる一定の電位に保持
されなければならないが、時定数としては一水平
期間以上必要であり、蓄積されるゲート部分の電
位が変動することから、ゲート電圧V_Gを低く設
定してもわずかずつキヤリアが流出し、順次φ_S1、
φ_S2、…、φ_Soと選択するにつれて、後半の方の画
素情報程、歪んだものとなりやすいという欠点が
存在する。第３図に示す方式では、一水平帰線期
間においてはゲートパルスφ_GはV_Rという高いリ
フレツシユパルスとして、ゲートの蓄積キヤリア
をリフレツシユする機能が具備されている。

上記第２図、第３図に示した両方式はともに、
アドレスゲートラインに加えるべきアドレスゲー
トパルスの高さと幅が問題であつた。いずれも
SITのドレイン・ゲート間に流れる直流電流をＸ
−Ｙアドレスによつて検出する方式であり、特定
の画素Cijの読み出し状態では、ビデオ電源V_DDか
ら負荷抵抗R_Lを通つてビデオライン３を流れ、
スイツチMOS、信号読み出しラインSLiを通つて
CijのSITのドレイン・ソース間を流れる直流パ
スが存在している。

さらに本願発明者らは、特願昭57−217758号に
示すように第２図の動作方式を改良し、各々の信
号読み出しラインSL1、SL2、…、SLnのすべて
に負荷抵抗とビデオ電源をそれぞれ接続し、垂直
信号アドレスにおいて読み出される各信号読み出
しライン上の並列信号出力をCCDに入力し、読
み出し部分をCCDとする方式を提案した。しか
し、この信号読みだし方式も、各画素のドレイ
ン・ソース間を流れる直流電流を検出しており、
かつ各信号読み出しライン上には同一の値が負荷
抵抗とビデオ電源電圧を接続する必要があつたた
め、構成、動作ともに複雑であつた。

そこで、本願発明者らは、一負荷、一ビデオバ
イアス電源で動作し、従来の直流電流を検出する
のではなく、信号読み出しラインのキヤパシタ
C_SLの、プリチヤージトランジスタによる充電と、
ゲートアドレスパルスφ_GjによりSITのドレイ
ン・ソース間のインピーダンスが下がることによ
る放電（この中に光信号情報が含まれる）及び、
スイツチMOSによるビデオ電源から負荷抵抗R_L
を通しての再充電による信号検出という完全にダ
イナミツクな動作方式を見出し、従来の動作方法
に比べ、構成、動作ともに容易であり、特に大容
量のエリアセンサとしても動作的に安定、低スイ
ツチングノイズ、低消費電力であることを見出し
た。プリチヤージトランジスタを用いて、信号読
み出しラインSLiを一旦充電する理由は、光積分
期間内において信号読み出しラインSLiでの電位
が光強度に依存して変動するからであり、一旦、
一定電位にもどした状態からゲートパルスφ_Gjを
加えることで均一な信号が読み出されるからであ
る。

本願発明の目的は、ゲート蓄積方式によるSIT
エリアセンサにおいて、信号読み出しラインのキ
ヤパシタのプリチヤージトランジスタによる充電
と、アドレスゲートパルスによる放電と、スイツ
チMOSトランジスタによる再充電によつて完全
にダイナミツクに動作し、かつ一負荷、一電源に
よつて出力信号が得られ、高速読み出しができ、
完全ダイナミツク動作のため低消費電力であり、
大容量の画素エリアを安定に、均一に読み出すこ
とのできる新しいSITエリアセンサの構成と、そ
の動作方法を提供することである。

さらに本願発明の別の目的は、上記完全ダイナ
ミツクな動作を行なう新しいエリアセンサの信号
読み出し部分を一負荷から読み出す代りにCCD
出力とする構成を提供することである。。

本願発明の概要を以下に説明する。

ノーマリオフ型静電誘導トランジスタSITとゲ
ートキヤパシタC_Gから構成された画素Cij（ｉ＝１
〜ｎ、ｊ＝１〜ｍ）によつてＸ−Ｙマトリツクス
が構成され、垂直ゲートアドレスラインGL₁、
GL₂、GL₃、…、GL_nは各GL_j（ｊ＝１〜ｍ）上の
各画素C_1j、C_2j、C_3j、…、C_ojを構成するSITの
ゲートにゲートキヤパシタC_Gを介して接続され、
信号読み出しラインSL₁、SL₂、SL₃、…、SL_oは
各SL_i（ｉ＝１〜ｎ）上の各画素C_i1、C_i2、C_i3、
…、C_inを構成するSITのドレインに共通に接続
された、ゲート蓄積方式のSITエリアセンサであ
つて、各信号読み出しラインSL_i（ｉ＝１〜ｎ）は
それぞれ接地電位との間に所定のキヤパシタC_SL
を持ち、かつ、プリチヤージトランジスタQ_pを
介して所定の電源電圧V_DD′に共通に接続され、
さらに、第１のスイツチングトランジスタQ_Tに
接続されており、各スイツチングトランジスタ
Q_TはそれぞれスイツチングトランジスタQ_Sを介
してビデオ出力ラインに共通に接続されており、
ビデオ出力ラインには１つの負荷抵抗R_L及び１
つのビデオ電源V_DDが接続されており、各スイツ
チングトランジスタQ_Tのゲートはすべて共通に
接続されトランスフアパルスφ_Tが印加されるよ
うになされており、各スイツチングトランジスタ
Q_Tと各スイツチングトランジスタQ_Sとの接続ノ
ードとスイツチングトランジスタQ_Tのゲートと
の間には所定のキヤパシタC_Tを持たせ、かつ、
接続ノードと接地電位との間にはキヤパシタ
C_SL′を持たせ、各キヤパシタの大小関係はC_G＜
C_SL′C_TC_SLとなされていて、各垂直ゲートア
ドレスラインGL₁、GL₂、GL₃、…、GL_nには垂
直シフトレジスタより垂直シフトパルスφ_G1、
φ_G2、φ_G3、…、φ_Gnが印加され、各スイツチング
トランジスタQ_Sのゲートには水平シフトレジス
タより水平シフトパルスφ_S1、φ_S2、φ_S3、…、φ_Sn
が印加されることでＸ−Ｙアドレスが行われるよ
うに構成された２次元固体撮像装置の構成におい
て、信号読み出し時に、予め、トランスフアパル
スφ_Tによりφ_TをONし、C_SLに並列にC_SL′が電気
的に接続された状態にしておいて、予めプリチヤ
ージパルスφpによつてQpをONさせて各信号読
み出しラインSL1、SL2、SL3、…、SLnのキヤ
パシタC_SL＋C_SL′をすべて所定の電圧レベルに充
電した後、GLjに並んだ画素C_1j、C_2j、C_3j、…、
C_ojのゲートにゲートキヤパシタC_Gを介してアド
レスゲートパルスφ_Gjを同時に印加することで、
上記の各画素のSITを導通させると、各SITのゲ
ートに蓄積されていた光情報の増幅信号に対応し
た放電ΔV_SLがC_SL＋C_SL′の一定電圧レベルV_SLか
ら行なわれ、この後、φ_Tを切つてQ_TをOFFした
後、順次水平シフトパルスφ_S1、φ_S2、φ_S3、…、
φ_Soを各スイツチトランジスタQsのゲートに印加
することによつて、キヤパシタC_SL′の放電量をビ
デオ電圧V_DDから負荷抵抗R_Lを介して再充電を行
なうと、出力端子には、各画素C_1j、C_2j、C_3j、
…、C_ojの情報が順次得られることになる。以上
の動作で一水平読み出し動作が完了し、次に同様
にして、垂直アドレスゲートラインGLj＋１上の
各画素C_1j+1、C_2j+1、C_3j+1、…、C_oj+1の画像信号
が次の水平期間において順次読み出される。この
ようにして順次すべての画素を読み出すわけであ
る。水平帰線期間において、リフレツシユゲート
パルスを印加して、各画素列を同時にリフレツシ
ユする機能をつけても良い。ゲートパルスφ_Gjの
高さの選定は、従来方式に比べ容易であり、２〜
3V程度で十分動作可能である。本方式の信号読
み出しの特徴はアドレスゲートパルスφ_Gjが印加
されたと同時に各画素の画像情報はすべて読み出
し信号ライン上のキヤパシタに移る点であり、さ
らにスイツチトランジスタQ_Tの効果で、信号読
み出し時の出力端での自定数はC_SL′を充電する時
定数となつており、C_SL＋C_SL′を充電するわけで
はないため高速化が容易である。さらに読み出し
ゲートパルスφ_Gjの印加によつて各画素の情報を
読み出し信号ライン上に増幅された信号として出
すまでの時定数は、SITのドレイン・ソース間の
インピーダンスを利用することから、オン抵抗
R_po(SIT)は極めて小さく出来て、時定数R_po(SIT)・
（C_SL＋C_SL′）も極めて小さい。読み出しの速度が
速く出来ることと、光出力が増幅された信号であ
ることから大容量のエリアセンサの構成も可能と
なり、525×525以上、800×800、1000×1000程度
までのエリアセンサの構成は可能である。

本願発明は上記のような新しい構成と読み出し
方式によつて、高速読み出しができ、大容量化も
可能なエリアセンサを提供するものである。本願
発明による読み出し方式では各画素に直流電流を
流して流れる電流を検出する方式ではなく、完全
なキヤパシタの充放電信号のみを扱つているため
低消費電力となつている。

さらに上述の如く、ビデオライン上に一負荷、
一ビデオバイアス電圧を接続して、一負荷から各
画素信号をシリアル信号として取り出す方式以外
に、上記のアドレスゲートパルスφ_Gjの印加によ
つて、各画素C_1j、C_2j、C_3j、…、C_ojの光情報は、
増幅された信号として各信号読み出しライン
SL1、SL2、…、SLnに対応したキヤパシタC_SL＋
C_SL′の放電量として蓄積されることから、並列信
号として各信号読み出しライン上に出ているわけ
であり、これらの信号をCCDに同時に入力し、
出力信号をCCD出力として取り出すことも可能
である。本願発明による２次元固体撮像装置の読
み出し方式は各信号読み出しラインのキヤパシタ
の充放電を利用することが基本的部分となつてい
ることから、並列信号として各信号読み出しライ
ン上に一次的に光情報が蓄積されており、これら
のアナログ信号をCCDに同時に入力し、CCDア
ナログ出力として取り出す方式も本願発明の別の
実施例として後述する。

第４図は本願発明による２次元固体撮像装置の
信号読み出し方法の原理を説明するための図であ
り、第４図ａは一画素部分の動作回路、第４図ｂ
は動作波形である。第４図ａにおいて、一画素
C_ijはノーマリオフの静電誘導トランジスタとゲ
ートキヤパシタC_Gによつて構成されており、ア
ドレスゲートラインGLjはゲートキヤパシタC_Gを
介してSITのゲートに接続され、信号読み出しラ
インSLiはSITのドレイン３０に接続されている。
さらに信号読み出しラインSLiには二つのスイツ
チングトランジスタQp及びQsが接続されてお
り、Qsのドレイン端子（出力端子）１０には負
荷抵抗R_Lを介してビデオバイアス電圧V_DDが印加
されており、一方Qpのドレイン端子２０にも一
定バイアス電圧V_DD′が印加されている。ここで、
信号読み出しラインSLiの寄生容量をC_SLと表示し
ている。光入力hνによる画素Cijの情報はSITの
ゲートに蓄積される。次に読み出し動作を説明す
る。第４図ｂに示すように、画素Cijの光情報を
読み出す際には、まずプリチヤージパルスφpに
よつてプリチヤージトランジスタQpを導通させ
て、信号読み出しラインSLiを所定の電圧V_DD′−
Vthpまで充電を行なう。ここでVthpはプリチヤ
ージトランジスタQpの閾値電圧である。次にア
ドレスゲートラインGLi上にアドレスゲートパル
スφ_Gjを加え、画素GijのゲートキヤパシタC_Gを介
してSITのゲート部分３１にゲートパルスを加
え、SITを導通させると、SITのドレイン３０と
ソース３２間のインピーダンスが下がることから
キヤパシタC_SLに、予めプリチヤージされた電圧
V_DD′−Vthpは放電する。このとき、SITのゲー
ト３１に蓄積されていた光情報としてのキヤリア
によるゲート電位は、外部からのアドレスゲート
パルスφ_Gjによつて加算されてゲート電位を上昇
させるため、SITのドレイン３０、ソース３２間
を流れる放電電流は、光強度が強いもの程、大き
くなる。入射光電流をI_Lとし、SITのゲートの周
囲のpinダイオードの逆方向飽和電流をIsとする
と、光入射によつて発生したキヤリアによるSIT
のゲート３１の電位上昇分ΔV_Gはほぼ次式で与え
られる。ここでＲはボルツマン定数、Ｔは絶対温
度、ｑは単位電荷量を表わす。

ΔV_G＝kT／ｑln（１＋I_L／I_S） ……(1) 一方、ノーマリオフSITのゲート電圧V_Gとド
レイン電流I_Dの関係は、指数関数関係にあり、 I_D∝expqn／kTV_G ……(2) で表わされる。ここでηはゲート電圧が真性ゲー
ト点に及ぼす割合を示す。

一方、入射光電流I_Lは光強度が弱い場合は入射
強度Ｐ（μW／cm²）に比例するから、上記の読み
出し動作において、SITのドレイン３０とソース
３２間を流れる放電電流I_DCは入射光電流I_Lと I_DC∝expqn／kTΔV_G＝qn／ｋ｛kT／ｑln（１＋I_L／I_S）｝I_DC∝（１＋I_L／I_S）ⁿ ……(3) ノーマリオフSITの場合η１としてよいか
ら、V_DD′−Vthpに充電されたキヤパシタC_SLの放
電電流I_DCは入射光電流I_L、あるいは入射光強度Ｐ
（μW／cm²）に比例することがわかる。

第４図ｂにおいてV_SLiの波形はC_SLの両端の電
圧波形、あるいは信号読み出しラインSLiの電圧
変化を示しており、アドレスゲートパルスφ_Gjの
印加とともにａの点線、ｂの一点鎖線、ｃの実線
のように変化してV_DD′−Vthpの電圧から、電圧
降下を起こしているのは、ａは暗電流状態、ｂは
通常の光強度の場合、ｃは飽和露光状態の場合に
それぞれ対応している。この放電の時定数は、第
４図の回路ではSITのドレイン・ソース間のオン
抵抗R_ph(SIT)とC_SLの積でほぼ決まる。暗電流状態
においては、第４図ｂの点線に示す如くアドレス
ゲートパルスφ_Gjが印加されても、SITが導通し
ないことが望ましい条件である。暗電流状態にお
いて、アドレスゲートパルスφ_Gjの印加のみで、
C_SLの放電が起こるとすると、暗電流信号が、出
力波形上に現れ、通常の光信号との間のＳ／Ｎが
悪くなるからである。

上述のようにアドレスゲートパルスφ_Gjの印加
によつてC_SLを放電させた後、このC_SLの放電量分
を再充電することによつて外部抵抗R_Lの両端に
は再充電信号が現れる。

スイツチングトランジスタQsのゲートへの読
み出しアドレスパルスφ_Siの印加によつて、Qsを
導通させると、キヤパシタC_SLへは、V_DD−Vths
までの電圧が充電される。ここでVthsは、スイ
ツチングトランジスタQsの閾値電圧である。通
常は V_DD−Vths＝V_DD′−Vthp ……(4) となるように選ぶ。第４図ｂのV_SLiの波形には、
C_SLが、φ_Siの印加によつて再充電される様子が示
されており、この再充電と同時に負荷抵抗R_Lの
両端にはV_put（拡大波形）で示された信号が検出
される。ａ、ｂ、ｃはそれぞれ放電量に対応した
波形であり、ａは暗電流状態、ｂは通常の光強度
の場合、ｃは飽和露光状態に対応している。

以上が本願発明による読み出し動作の基本的動
作である。

上述の説明から明らかなように、本願発明の信
号読み出し方法では、信号読み出しラインSLiの
寄生キヤパシタC_SLを利用しており、プリチヤー
ジトランジスタQpによるC_SLの充電、アドレスゲ
ートパルスφ_GjによるC_SLの光情報に比例した放
電、スイツチングトランジスタ（信号読み出しラ
インSLiの選択用トランジスタ）Qsを介したC_SL
の再充電によつて内部の画素C_ijの情報を負荷抵
抗R_Lに取り出している。プリチヤージトランジ
スタQpを介して、読み出し時に、常に信号読み
出しラインSLiの電位を所定の電位に充電し、
SITのドレイン３０、ソース３２間に一定電圧が
加わるように設定した状態からゲートパルスφ_Gj
のアドレスを行なう点が、安定で、均一な信号を
得られる特徴となつている。C_SLの放電量の読み
出しは極めて容易にスイツチトランジスタQsを
介して行なわれる。第４図の動作の場合出力端子
１０における出力波形V_putの時定数は、負荷抵抗
R_L、Qsのオン抵抗R_pNS及び信号読み出しライン
SLiの寄生容量C_SLによつて、（R_L＋R_pNS）・C_SL程
度である。

次に、第４図に示された動作原理に基づく本願
発明の実施例を第５図に示す。第５図は、本願発
明によるSITエリアセンサの構成を示している。
ｍ×ｎのマトリツクス状に配列された各画素Cij
はノーマリオフの静電誘導トランジスタとゲート
キヤパシタC_Gから構成されており、各SITのゲー
トはアドレスゲートラインGL1、GL2、GL3、
…、GLmとゲートキヤパシタC_Gを介してｍ列に
接続され、一方各SITのドレインは信号読み出し
ラインSL1、SL2、SL3、…、SLnとｎ列に接続
されている。各SITのソースは全画素共通に接地
電位になされている。さらに各信号読み出しライ
ンSLi上にはプリチヤージ用トランジスタQpとス
イツチ用トランジスタQ_Tが接続されており、Qp
のゲートライン５４は、各信号読み出しライン
SLiで上のプリチヤージトランジスタQpのゲート
においてすべて共通に接続されるようになされ、
スイツチ用トランジスタQ_Tのゲートライン５３
も各信号読み出しライン上のスイツチトランジス
タQ_Tのゲートにおいてすべて共通に接続される
ようになされている。さらに、各スイツチトラン
ジスタQ_pには直列にもう一つのスイツチトラン
ジスタQsが接続され、各スイツチトランジスタ
Qsのゲートには水平シフトレジスタ５０からの
信号読み出しライン選択パルス列φ_S1、φ_S2、φ_S3、
…、φ_Soが印加されるように構成されており、各
スイツチトランジスタQsのドレイン端子は共通
にビデオ出力ライン５１に接続され、このビデオ
出力ライン５１上には一負荷R_Lとビデオバイア
ス電源V_DDが接続されている。信号出力は負荷抵
抗R_Lの両端より得られる。垂直シフトレジスタ
５２からは、各アドレスゲートラインGL1、
GL2、GL3、…、GLm上へアドレスゲートバル
スφ_G1、φ_G2、φ_G3、…、φ_Gnが印加されるように構
成されている。さらに詳しく説明すると、各プリ
チヤージトランジスタQpのドレイン端子は共通
にプリチヤージ電圧V_DD′の与えられた電源ライ
ン５５に接続されている。

第５図において、各信号読み出しラインSL1、
SL2、SL3、…、SLnの寄生キヤパシタはC_SLと表
現されており、スイツチトランジスタQ_Tのゲー
ト・ドレイン間キヤパシタをC_T、Q_Tのドレイン
及びQsのソース端子が接地電位との間に持つキ
ヤパシタをC_SL′と表現されている。各キヤパシタ
の大小関係は、有効に各画素の光情報をビデオラ
イン５１に取り出すために C_G＜C_SL′C_TC_SL ……(5) としている。さらに各プリチヤージトランジスタ
Qpの閾値電圧をVthp、スイツチトランジスタ
Q_T、及びQsの閾値電圧をVtht、Vthsとし、プリ
チヤージパルスφpの高さをV_DD′、転送ゲートパ
ルスφ_Tの高さをV_DD′、各水平シフトパルスφ_S1、
φ_S2、…、φ_Soの高さをV_DDに等しいと仮定すると、 V_DD′−Vthp−Vtht＝V_DD−Vths ……(6) となるように電源電圧の値を選定している。逆に
言うと、信号読み出しラインSLiがプリチヤージ
され、キヤパシタC_SL′が充電される電圧レベル
は、スイツチトランジスタQsの導通により再充
電される電圧レベルに等しくなるように、V_DD′、
φpの高さ、Vthp、Vtht、φ_Tの高さ、Vths、φ_Si
（ｉ＝１〜ｎ）の高さを選定することで、安定で
均一な条件における読み出しが行われるわけであ
る。各画素を構成するSITは互いに画素信号の分
離がなされるべく、同一半導体基板内において互
いにドレイン及びゲートは分離されている。同一
の信号読み出しラインSLiに接続されるSITのド
レインのみは電気的に共通になされている。

第６図は第５図に示された本願発明による２次
元固体撮像装置の読み出し動作波形の一例を示
す。第６図に示した動作波形では、ｍ×ｎのマト
リツクス状に配列された画素の光情報を順次
（C₁₁、C₂₁、C₃₁、…、Cn₁）、（C₁₂、C₂₂、C₃₂、
…、Cn₂）、…（C_1j、C_2j、C_3j、…、C_oj）、
（C_1j+1、C_2j+1、C_3j+1、…、C_oj+1）、…（C_1o、
C_2o、C_3o、…、C_on）と読み出していく場合の読
み出し動作波形を示している。同様の信号読み出
しラインの寄生キヤパシタC_SL、もしくはC_SL＋
C_SL′の充放電を利用する動作原理を応用して、読
み出し信号ラインを一本毎に飛び越し走査を行な
う等の改良型も存在するが、本質的な部分は第６
図において、示されている。さらに第６図の動作
波形を改良する方法も存在する。一例として、第
３図において説明したように、一水平読み出し期
間後のわずか数μsec存在する一水平帰線期間にお
いて、φ_Gjのパルス高さよりも高いパルス、例え
ば2.5V以上、パルス幅数μsec以内のリフレツシ
ユパルスを同一信号ラインGLj上に加える機能を
各アドレスゲートパルスに加える方法も存在す
る。本願発明による信号読み出し方式において
は、アドレスゲートパルスφ_Gjが加わつてから、
充分φ_Gjのパルス幅（数μsec以下）以内の短い時
間内において各画素の光情報はキヤパシタC_SL、
C_SL′へ移行しており、第３図に示されるような殆
んど一水平期間にわたつてゲートパルスφ_Gjを加
えつづける必要はない。従つて本願発明における
動作波形では第３図に示したような波形ではな
く、アドレスゲート時にφ_Gj（高さ2V、パルス幅
数μsec以内）を加え、ほぼ一水平期間経過後の水
平帰線期間において、同一ライン上にφ_Gjよりも
高い（2.5V以上、数μsec以内）リフレツシユパ
ルスを加えることになる。しかし、最も簡単に
は、第６図に示されるようにφ_Gjとしてパルス高
さ2.5V以上、パルス幅数μsec以内のアドレスゲ
ートパルスを用いれば、φ_Gjのアドレス時に、殆
んどのゲートに蓄積されたキヤリアはリフレツシ
ユされるため、リフレツシユゲートパルスを水平
帰線期間に加える必要はなくなる。ゲートのパル
ス高さは高くなるにつれてスイツチングに伴うス
パイクノイズが大きくなるため、スイツチングス
パイクノイズが、問題となる場合にはアドレスゲ
ートパルスφ_Gjの高さは2V以内に抑え、一水平帰
線期間においてリフレツシユパルスを加える機能
が有効になるわけである。従つて、ここでは最も
簡単な動作波形を第６図に示してある。

第６図の動作を説明する。第５図の構成で、第
４図の原理図と異なる点は、信号読み出しライン
SLi（ｉ＝１〜ｎ）上にスイツチ用トランジスタ
Q_Tが付加されている点であるが、これは次のよ
うな理由による。同一信号読み出しラインSLiに
はｍ個のSITが接続されているが、光検出状態に
おいては、SLiと接地点との間のインピーダンス
は各SITに光が照射されて、ゲートにキヤリアが
蓄積されることによつて各SITのソース・ドレイ
ン間のチヤンネル内に存在する電位障壁の高さが
減少するため、光積分とともに、次第に減少して
くる。SLiと接地点との間のインピーダンスが減
少するとC_SL＋C_SL′に予めプリチヤージされた電
位が放電されることになるが、この放電量は、一
列分の光情報の和に相当したものであり、どの画
素の光情報であるかを特定することはできなくな
つてしまう。一方、光情報は各SITのゲートに蓄
積されるためSLiと電位が変動しても殆んど失わ
れることはない。水平シフトパルスφ_S1が加わつ
てからφ_Soが加わるまでの時間は略々一水平期間
に等しく、TV信号では60μsec程度である。従つ
て、第４図に示した原理図のままで、プリチヤー
ジ信号により信号読み出しラインSLi（ｉ＝１〜
ｎ）がプリチヤージされてGLjがアドレスされφ
により初めの画素C_1jが読み出されてから、φ_Soに
よりC_ojが読み出されるまでの間に、後半の信号
読み出しライン程、予めプリチヤージされた電圧
レベルが放電しやすくなつているわけである。特
にSLnのラインのプリチヤージ電位は、φ_soによ
つてCnjが読み出されるまでの60μsec程度は一定
に保たれる必要があり、その間、同一SLnライン
に接続された他の画素の光受光による影響は極力
抑えられなければならない。しかし、実験的に明
らかになつたことであるが、一水平ラインSLi
に、並べる画素が増加すればするほど光積分とと
もにSLiと接地間のインピーダンスは下がるわけ
で、一水平期間である60μsec程度の時間といえど
も無視できるものではない。そこで新たに第５図
に示されたスイツチトランジスタQ_Tを挿入し、
予め信号読み出しラインをプリチヤージする際
に、寄生キヤパシタC_SL＋C_SL′を充電しておき、
充電後ただちにアドレスゲートパルスφ_Gjを印加
して、各画素C_1j、C_2j、C_3j、…、C_ojの光情報を
各信号読み出しラインSL1、SL2、SL3、…、
SLnの寄生キヤパシタC_SL＋C_SL′の放電量として
蓄積させ、その後、ただちにQ_Tをオフさせ、キ
ヤパシタC_SL′にのみ各画素の情報を蓄積させて、
φ_S1、φ_S2、…、φ_SoによつてC_SLの放電量とは無関
係に出力ラインに各画素の情報を取り出す方式に
実施したわけである。本方式の動作波形を第６図
は二つの水平期間にわたつて示している。

時刻t₁においてφ_Tを印加して、各信号読み出し
ライン上のスイツチトランジスタQ_Tを同時に導
通させ、時刻t₂においてφpを印加して、各信号読
み出しライン上のプリチヤージトランジスタを同
時に導通させて、各信号読み出しラインのキヤパ
シタC_SL＋C_SL′を所定のプリチヤージ電圧レベル
まで充電を行なう。その後、時刻t₃においてアド
レスゲートパルスφ_Gjによつて画素C_1j、C_2j、C_3j、
…、C_ojの各SITを同時に導通させて、各SITのゲ
ートに蓄積されていた光情報を寄生キヤパシタ
C_SL＋C_SL′の放電量として各信号読み出しライン
SL1、SL2、…、SLn上に移行させ、その後ただ
ちに時刻t₄においてQ_Tをオフさせて、C_SLとC_SL′
の分離を行なう。その後時刻t₅、t₆、t₇、…にお
いて順次φ_S1、φ_S2、φ_S3、…、φ_Soの水平シフトパ
ルスを各信号読み出しライン上のスイツチトラン
ジスタQsのゲートに加えることで、ビデオ電圧
V_DDから各キヤパシタC_SL′の放電量を再充電する
ことで、負荷抵抗R_Lの両端において出力電圧V_put
を得ることができる。同様にして、次の水平期間
において、次の画素列C_1j+1、C_2j+1、C_3j+1、…、
C_oj+1が読み出される。

実際に用いられる時間的数値を述べると、TV
信号の場合、画素数は500×500程度必要であるこ
とから、一水平読み出し期間は65μsec程度とな
る。本願発明のSITのエリアセンサにおいて一画
素の読み出し時定数は、数10nsecは容易に実現さ
れており、φ_Tのパルス幅は、φpのパルス幅、φ_G
のパルス幅の和程度としても5μsec以下で充分で
ある。従つて本方式による読み出し方式を用いれ
ば、500×500素子程度の画像情報は容易にTV信
号を用いて読み出される。本方式の場合、φsの
パルスによつて読み出される際の時定数は、前述
の如く、C_SL′を充電する時定数となつており、
C_SL＋C_SL′を充電するわけではないため高速化が
容易であり、数10nsec程度の時定数は容易に実現
される。さらに高速化を計るためにはデデオ出力
ライン５１の寄生キヤパシタンス、実効抵抗を下
げる。

次に本願発明の別の実施例を第７図に示す。第
７図が第５図の実施例と大きく異なる点は、第５
図において点画素の信号はビデオライン５１上の
一負荷R_L及びビデオ電圧V_DDから読み出されてい
たのに対し、第７図の実施例では、各信号読み出
しラインSL1、SL2、…、SLn上にスイツチトラ
ンジスタQ_T及びQsを直列接続し、さらにQsのド
レインをCCD７０の各蓄積領域７０１，７０２，
７０３，…７０ｎへ入力している点である。
CCD７０は２相クロツクφ_H1、φ_H2により動作し、
各蓄積領域を形成する電位井戸内へ各信号読み出
しラインの寄生容量の一部C_SL′に蓄積された画素
情報（C_1j、C_2j、C_3j、…、C_ojの情報）を各スイ
ツチトランジスタQsの共通ゲートライン７４に
印加される転送パルスφ_GOによつて並列に同時転
送し、一水平期間内に同時転送されたCCDの電
位井戸内の情報を、順次２層クロツクφ_H1、φ_H2に
よつて出力バツフア７２へ送出し、次の水平期間
においては、次の画素列（C_1j+1、C_2j+1、…、
C_oj+1）の情報を順次出力バツフア７１へ転送し
て読み出すわけである。このようにして全画素を
読み出している。予めトランスフアパルスφ_Tに
よつてスイツチトランジスタQ_Tを導通させた後、
プリチヤージパルスφpによつてプリチヤージト
ランジスタを導通させることで各信号読み出しラ
インSL1、SL2、SL3、…、SLnの容量C_SL＋
C_SL′を所定の電位レベルに充電させた後、ただち
にアドレスゲートパルスφ_Gjをアドレスゲートラ
インGLに加えて画素C_1j、C_2j、…、C_ojを蓄積光
情報をC_SL＋C_SL′からの放電量として各信号読み
出しラインSL1、SL2、SL3、…、SLn上に蓄積
させた後、ただちにトランスフアパルスφ_Tを切
つて、スイツチトランジスタQsのゲートライン
７４にゲートパルスφ_GOを印加すると各C_SL′に蓄
積されていた画素C_1j、C_2j、C_3j、…、C_ojの情報
は同時に並列にCCD７０の各蓄積部７０１，７
０２，７０３，…７０ｎに入力されるわけであ
る。CCD７０のクロツクφ_H1、φ_H2の速度が上がれ
ば、より高速の読み出しが行なわれることにな
る。第７図の実施例の変形例としては、並列に同
時に一列分の画素情報をCCDに入力するのでは
なく、いくつかの画素ずつブロツク毎に分けて
別々のCCDに入力する方式等が可能である。こ
の場合には、より高速な画像検出が行なわれる
が、SITエリアセンサの構成としては周辺部分が
複雑となる。

本願発明の実施例においては、光入力は連続光
として説明してきたが、当然のことながら一定時
間の光入力に対する画像検出も本願発明による２
次元固体撮像装置を用いて行えることは明らかで
ある。

本願発明の画素の構成要素として用いられる静
電誘導トランジスタは半導体材料を用いて形成さ
れた縦型構造のものが望ましい。当然のことなが
ら、Si材料のみならず、Ge、InSb、HgCdTe等
の他の材料を用いて赤外光画像検出も可能であ
る。SITのゲート構造としては、従来のpn接合単
一ゲート、分割ゲート、一部分にpn接合を含む
MISゲート構造でも良い。さらにゲート部分をチ
ヤンネル領域に比べ禁制帯幅の広い半導体として
も良い。例えば、チヤンネル領域をGaAs、ゲー
ト領域を格子整合されたGaAlAsPとする等々で
ある。

第８図及び第９図は本願発明による構成の２次
元固体撮像装置を用いて特定の画素情報の信号を
読み出した場合の特性を示している。画素の構造
はSi内に縦型に形成された静電誘導トランジスタ
とSITのゲートp⁺拡散領域上に透明SnO₂電極／
Si₃N₄膜／P⁺SiからなるMISゲートキヤパシタを
付加された構造から形成されており、寸法は約
50μ×50μ程度で、ソース長は100μｍとしている。
Si₃N₄膜の厚さは約700Å程度である。このよう
な画素は互いに絶縁物及びpn接合分離されてい
る。このような画素をマトリツクス状に形成し、
その中の一画素についての出力電圧Vontのピー
ク値を光強度Ｐ（μW／cm²）に対して、信号読み
出しラインのキヤパシタC_SLに対するCpの比をパ
ラメータとしてプロツトしたものが第８図であ
る。この実験においてはC_SL＝C_SL′＝50pFとし、
V_DD′−Vthp−Vtht＝1Vとしている。光積分時間
は、11.2ｍsecである。第８図でφ_Tのパルス幅は
5μsec、φsのパルス幅は350nsecとしている。
C_T／C_SL′の比が大きくなるにつれて、出力電圧が
飽和レベル1Vに近づく傾向が見られる。第８図
の動作条件ではC_G＜C_TC_SL′＝C_SLとしている。
第９図は同様にマトリツクス状に形成された本願
発明による２次元固体撮像装置において、一画素
を読み出した場合の出力電圧Voutと光強度Ｐ
（μW／cm²）との関係をC_SL′の値をパラメータとし
て示したものである。光照射時間は同じく11.2ｍ
secとしており、V_DD′−Vthp−Vths＝1Vである。
第９図の動作条件ではC_G＜C_SL′C_TC_SLとして
おり、C_SL′＝50pFの条件のとき最も良好である。

第８図、第９図は本願発明の２次元固体撮像装
置による読み出し方法を用いた結果の一例であ
る。前述の(5)式、(6)式の条件を満たすことで良好
な特性が得られることがわかる。

本願発明による２次元固体撮像装置は、キヤパ
シタの充放電を利用する完全ダイナミツクな動作
となつているため、従来の構成及び読み出し方式
に比べ低消費電力であり、プリチヤージを行なう
ことから、安定で均一な信号が得られ、また、電
圧ベルは低く抑えられることからスイツチングに
伴うスパイクノイズも低減され、読み出しに関係
する容量が小さくできることから高速読み出しが
可能であり、大容量、高速、低消費電力という特
徴を有する固体撮像装置であり、工業的価値の高
いものである。

【図面の簡単な説明】

第１図は従来型SITエリアセンサの構成を示す
図、第２図は第１図の構成における従来型読み出
し方法による動作波形の一例を示す図、第３図は
別の動作波形例を示す図、第４図は本願発明によ
る読み出し方法の原理説明図であり、第４図ａは
動作回路、第４図ｂは読み出し動作波形を示す
図、第５図は本願発明によるSITエリアセンサの
構成例を示す図、第６図はその読み出し動作波形
の一部分を示す図、第７図は、本願発明の別の実
施例であつて、出力信号をCCDを利用して取り
出す構成例、第８図は本願発明による２次元固体
撮像装置において、本願発明の読み出し方法によ
り読み出された出力信号と光強度Ｐとの関係を
C_T／C_SL′の比をパラメータとして示したものであ
り、第９図は同様にC_SL′の値をパラメータとして
示したものである。５０……水平シフトレジスタ、５１……出力ビ
デオライン、５２，７３……垂直シフトレジス
タ、５３，７５……トランスフアパルスφ_T印加
用ゲートライン、５４，７６……プリチヤージパ
ルスφp印加用ゲートライン、５５……プリチヤ
ージ電源ライン、７０……CCDシフトレジスタ、
７０１，７０２，７０３，…，７０ｎ……CCD
シフトレジスタの各信号蓄積部、７２……CCD
出力バツフア、７４……トランスフアパルスφ_GO
印加用ゲートライン。

Claims

【特許請求の範囲】１ノーマリオフ型静電誘導トランジスタSITと
ゲートキヤパシタC_Gから構成された画素Cij（ｉ＝
１〜ｎ、ｊ＝１〜ｍ）によつてＸ−Ｙマトリツク
スが構成され、垂直ゲートアドレスラインGL₁、
GL₂、GL₃、…、GL_nは各GL_j（ｊ＝１〜ｍ）上の
各画素C_1j、C_2j、C_3j、…、C_ojを構成するSITの
ゲートにゲートキヤパシタC_Gを介して接続され、
信号読み出しラインSL₁、SL₂、SL₃、…、SL_oは
各SL_i（ｉ＝１〜ｎ）上の各画素C_i1、C_i2、C_i3、
…、C_inを構成するSITのドレインに共通に接続
された、ゲート蓄積方式のSITエリアセンサであ
つて、前記各信号読み出しラインSLi（ｉ＝１〜
ｎ）はそれぞれ接地電位との間に所定のキヤパシ
タC_SLを持ち、かつ、プリチヤージトランジスタ
Q_pを介して所定の電源電圧V_DD′に共通に接続さ
れ、さらに、第１のスイツチングトランジスタ
Q_Tに接続されており、前記各第１のスイツチン
グトランジスタQ_Tはそれぞれ第２のスイツチン
グトランジスタQ_Sを介してビデオ出力ラインに
共通に接続されており、前記ビデオ出力ラインに
は１つの負荷抵抗R_L及び１つのビデオ電源V_DDが
接続されており、前記各第１のスイツチングトラ
ンジスタQ_Tのゲートはすべて共通に接続されト
ランスフアパルスφ_Tが印加されるようになされ
ており、前記各第１のスイツチングトランジスタ
Q_Tと前記各第２のスイツチングトランジスタQ_S
との接続ノードと前記各第１のスイツチングトラ
ンジスタQ_Tのゲートとの間には所定のキヤパシ
タC_Tを持たせ、かつ、前記接続ノードと接地電
位との間にはキヤパシタC_SL′を持たせ、各キヤパ
シタの大小関係は、C_G＜C_SL′C_TC_SLとなされ
ていて、前記各垂直ゲートアドレスラインGL₁、
GL₂、GL₃、…、GL_nには垂直シフトレジスタよ
り垂直シフトパルスφ_G1、φ_G2、φ_G3、…、φ_Gnが印
加され、前記各第２のスイツチングトランジスタ
Q_Sのゲートには水平シフトレジスタより水平シ
フトパルスφ_S1、φ_S2、φ_S3、…、φ_Snが印加される
ことでＸ−Ｙアドレスが行われるように構成され
た２次元固体撮像装置。２ノーマリオフ型静電誘導トランジスタSITと
ゲートキヤパシタC_Gから構成された画素Cij（ｉ＝
１〜ｎ、ｊ＝１〜ｍ）によつてＸ−Ｙマトリツク
スが構成され、垂直ゲートアドレスラインGL₁、
GL₂、GL₃、…、GL_nは各GL_j（ｊ＝１〜ｍ）上の
各画素C_1j、C_2j、C_3j、…、C_ojを構成するSITの
ゲートにゲートキヤパシタC_Gを介して接続され、
信号読み出しラインSL₁、SL₂、SL₃、…、SL_oは
各SL_i（ｉ＝１〜ｎ）上の各画素C_i1、C_i2、C_i3、
…、C_inを構成するSITのドレインに共通に接続
された、ゲート蓄積方式のSITエリアセンサであ
つて、前記各信号読み出しラインSL_i（ｉ＝１〜
ｎ）はそれぞれ接地電位との間に所定のキヤパシ
タC_SLを持ち、かつ、プリチヤージトランジスタ
Q_pを介して所定の電源電圧V_DD′に共通に接続さ
れ、さらに、第１のスイツチングトランジスタ
Q_Tに接続されており、前記各第１のスイツチン
グトランジスタQ_Tはそれぞれ第２のスイツチン
グトランジスタQ_Sを介してビデオ出力ラインに
共通に接続されており、前記ビデオ出力ラインに
は１つの負荷抵抗R_L及び１つのビデオ電源V_DDが
接続されており、前記各第１のスイツチングトラ
ンジスタQ_Tのゲートはすべて共通に接続されト
ランスフアパルスφ_Tが印加されるようになされ
ており、前記各第１のスイツチングトランジスタ
Q_Tと前記各第２のスイツチングトランジスタQ_S
との接続ノードと前記各第１のスイツチングトラ
ンジスタQ_Tのゲートとの間には所定のキヤパシ
タC_Tを持たせ、かつ、前記接続ノードと接地電
位との間にはキヤパシタC_SL′を持たせ、各キヤパ
シタの大小関係は、C_G＜C_SL′C_TC_SLとなされ
ていて、前記各垂直ゲートアドレスラインGL₁、
GL₂、GL₃、…、GL_nには垂直シフトレジスタよ
り垂直シフトパルスφ_G1、φ_G2、φ_G3、…、φ_Gnが印
加され、前記各第２のスイツチングトランジスタ
Q_Sのゲートには水平シフトレジスタより水平シ
フトパルスφ_S1、φ_S2、φ_S3、…、φ_Snが印加される
ことでＸ−Ｙアドレスが行われるように構成され
た２次元固体撮像装置において、信号読み出し時
に、予め、トランスフアパルスφ_TによりQ_TをON
し、C_SLに並列にC_SL′が電気的に接続された状態
にしておいて、予めプリチヤージパルスφ_pによ
つてQ_pをONさせて各信号読み出しラインSL₁、
SL₂、SL₃、…、SL_oのキヤパシタC_SL＋C_SL′をす
べて所定の電圧レベルに充電した後、GL_j上に並
んだ画素C_1j、C_2j、C_3j、…、C_ojのゲートにゲー
トキヤパシタC_Gを介してアドレスゲートパルス
φ_Gjを同時に印加することで、上記の各画素の
SITを導通させると、各SITのゲートに蓄積され
ていた光情報の増幅信号に対応した放電ΔV_SLが
C_SL＋C_SL′の一定電圧レベルV_SLが行われ、このあ
と、φ_Tを切つてQ_TをOFFした後、順次水平シフ
トパルスφ_S1、φ_S2、φ_S3、…、φ_Soを各スイツチト
ランジスタQ_Sのゲートに印加することによつて、
キヤパシタC_SL′の放電量をビデオ電圧V_DDから負
荷抵抗R_Lを介して再充電を行うことで、出力端
子には、各画素C_1j、C_2j、C_3j、…、C_ojの情報が
順次得られ、以上の動作で一水平読み出し動作が
完了し、次に同様にして、垂直アドレスゲートラ
インGL_j+1上の各画素C_1j+1、C_2j+1、C_3j+1、…、
C_oj+1の画像信号が次の水平期間において順次読
み出され、このようにして順次すべての画素を読
み出す２次元固体撮像装置の信号検出方法。３水平帰線期間においてアドレスゲートパルス
φ_Gj（ｊ＝１〜ｍ）の高さよりも高いリフレツシユ
ゲートパルスφ_GRがアドレスゲートラインGL₁、
GL₂、…、GL_n上のアドレスゲートパルスφ_G1、
φ_G2、φ_G3、…、φ_Gnに付加されることを特徴とす
る前記特許請求の範囲第２項記載の２次元固体撮
像装置の信号検出方法。４ノーマリオフ型静電誘導トランジスタSITと
ゲートキヤパシタC_Gから構成された画素C_ij（ｉ＝
１〜ｎ、ｊ＝１〜ｍ）によつてＸ−Ｙマトリツク
スが構成され、垂直ゲートアドレスラインGL₁、
GL₂、GL₃、…、GL_nは各GL_j（ｊ＝１〜ｍ）上の
各画素C_1j、C_2j、C_3j、…、C_ojを構成するSITの
ゲートにゲートキヤパシタC_Gを介して接続され、
信号読み出しラインSL₁、SL₂、SL₃、…、SL_oは
各SL_i（ｉ＝１〜ｎ）上の各画素C_i1、C_i2、C_i3、
…、C_inを構成するSITのドレインに共通に接続
された、ゲート蓄積方式のSITエリアセンサであ
つて、前記各信号読み出しラインSL_i（ｉ＝１〜
ｎ）はそれぞれ接地電位との間に所定のキヤパシ
タC_SLを持ち、かつ、プリチヤージトランジスタ
Q_pを介して所定の電源電圧V_DD′に共通に接続さ
れ、さらに、第１のスイツチングトランジスタ
Q_Tに接続されており、前記各第１のスイツチン
グトランジスタQ_Tはそれぞれ第２のスイツチン
グトランジスタQ_Sを介して水平信号転送用CCD
の蓄積領域に接続されており、前記各第１のスイ
ツチングトランジスタQ_Tのゲートはすべて共通
に接続されトランスフアパルスφ_Tが印加される
ようになされており、前記各第１のスイツチング
トランジスタQ_Tと前記各第２のスイツチングト
ランジスタQ_Sとの接続ノードと前記各第１のス
イツチングトランジスタQ_Tのゲートとの間には
所定のキヤパシタC_Tを持たせ、かつ、前記接続
ノードと接地電位との間にはキヤパシタC_SL′を持
たせ、各キヤパシタの大小関係は、C_G＜C_SL′C_T
C_SLとなされていて、さらに前記各第２のスイ
ツチングトランジスタQ_Sのゲートも全て共通に
接続されて、トランスフアパルスφ_GOが同時に印
加されるようになされていて、各垂直ゲートアド
レスラインGL₁、GL₂、GL₃、…、GL_nには垂直
シフトレジスタより垂直シフトパルスφ_G1、φ_G2、
φ_G3、…、φ_Gnが印加される毎に、画素列C_1j、
C_2j、C_3j、…、C_ojの画像情報はスイツチトランジ
スタQ_T及びQ_Sの開閉によつてCCDに並列に入力
され、一水平期間内において一列の画素列の転送
を完了し、順次（C_1j+1、C_2j+1、C_3j+1、…、
C_oj+1）、（C_1j+2、C_2j+2、C_3j+2、…、C_oj+2）、…
（C_1n、C_2n、C_3n、…、C_on）と一水平期間毎に上
記画素列のCCD内における転送を行うことで
CCD出力端子に順次画素情報を得る２次元固体
撮像装置の信号検出方法。