JPH0473912B2

JPH0473912B2 -

Info

Publication number: JPH0473912B2
Application number: JP62047077A
Authority: JP
Priority date: 1987-03-02
Filing date: 1987-03-02
Publication date: 1992-11-24
Also published as: JPS63214084A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は静電誘導ホトトランジスタ（Static
Induction Phototransistor；以下SIPTと称す）
を用いた固体撮像装置の信号読み出し方法に関す
るもので、特に微弱光検出感度が優れ、かつＸ−
Ｙアドレス方式における信号読み出し方法で、
SIPTの主電極の全てがアドレスライン又は信号
読み出しラインとなる方式により安定で均一に画
像を検出する、低消費電力、高速、大容量の固体
撮像装置を提供するもので、家庭用ビデオカメラ
から放送用のテレビカメラ等への応用及びその高
感度なことを利用した天体観測用ビデオカメラ等
への利用の他スチルカメラ等静止画像の撮影等へ
も適用できる。

〔従来の技術〕

従来のSIPTを用いたゲート蓄積方式による２
次元固体撮像装置において、SIPTのソース及び
ドレイが、それぞれ信号読み出しライン又はアド
レスラインとなる２次元固体撮像装置の構成及び
信号読み出し方法については特開昭60−199277号
「２次元固体撮像装置」に開示されている。この
開示された信号読み出し方法について、先ず従来
の例として以下に説明する。

第３図ａにこの例の構成方法のその一例、ｂに
動作パルスのその一例を示す。２次元固体撮像装
置の一画素C_ijは一つのPIPTとゲートキヤパシタ
からなる。画素C_ijのSIPTのドレインは信号読み
出しラインS_iに、ソースは埋め込みラインBL_jに、
垂直アドレスゲートラインGL_jはゲートキヤパシ
タC_Gを通してSIPTのゲートに接続されている。
信号読み出しラインSL_iにはプリチヤージトラン
ジスタQ_Piが接続され、このQ_Piを通してプリチヤ
ージ電源V_Pに接続されている。このQ_Piはゲート
が共通になされ、プリチヤージパルスφ_Pが印加
される。さらにSL_iはトランスフアトランジスタ
Q_Tiを通してトランスフアラインTL_iに接続され、
TL_iはスイツチトランジスタQ_Siに接続されてい
る。Q_Tiはゲートが共通になされトランスフアパ
ルスφ_Tが印加される。Q_Siのゲートは水平シフト
レジスタ３２に導かれている。Q_Siは負荷抵抗R_L
を通してビデオ電源V_Vに接続され、出力はQ_Tiと
Q_Siに共通して接続されたキヤパシタG_Liを導通状
態にしてV_Vにより充電することによるR_Lの電圧
降下によつてV_put端子から得られる。さらに埋め
込みラインBL_jは埋め込みライン選択トランジス
タQ_Bjを通して接地されBL_jに接続されたQ_Bjのゲ
ートはGL_jに接続され、GL_jは垂直シフトレジス
タ３１に導かれている。

第３図ｂを参照して、読み出し方法を説明す
る。先ず、トランスフアパルスφ_Tによつてトラ
ンスフアトランジスタQ_Tiが導通状態の時に、プ
リチヤージパルスφ_Pによつてプリチヤージトラ
ンジスタQ_Piを通して、信号読み出しラインSL_i及
びキヤパシタC_SLi、C_TLiをV_Pによつて充電する。
次に、垂直アドレスパルスφ_Gjによつて垂直アド
レスラインGL_jに接続された画素C_1j〜C_ojの各
SIPTは入射光量に応じた放電をする。φ_Gjとφ_Tが
同時に切れることによつて画素C_1j〜C_ojの光情報
はキヤパシタC_TLの放電量として記憶される。水
平シフトレジスタ３２からの読み出しパルスφ_s1
〜φ_soによつてV_put端子から順次出力が得られる。

〔発明が解決しようとする問題点〕

上述のSIPTを用いた２次元固体撮像装置は、
SIPT本来の高い高感度を利用し得るものである。
つまり垂直アドレスラインGL_j上の画像C_1j〜C_oj
を構成する各SIPTのソースを共通の埋め込みラ
インBL_jに接続し、かつBL_jには接地との間に埋
め込みライン選択トランジスタQ_Bjを接続し、か
つQ_Bjのゲートは垂直アドレスラインGL_jに接続
することで、垂直アドレスラインGL_jの選択と同
時にBL_jのみが接地電位となり、同一の信号読み
出しライン上の画素間のクロストークをおさえて
いる。

しかし、より高い高感度をもつSIPTはノーマ
リオンに近いSIPTであつて、飽和光量に近い光
が入射した画素のSIPTは非選択時であつても、
リーク電流は大きい。この様な高感度なSIPTに
よつて２次元固体撮像装置を前述の方法によつて
構成することは非選択の画素を構成するSIPTの
ソースがQ_Bjによつて接地と切り離されているも
のの、埋め込みラインが接地に対してある容量を
もつ為に、この容量を重量を充電する程度の放電
は起こり得る。例えば飽和光量に近い入射光があ
つた場合信号読み出しラインの電位は、このBL_j
のもつ容量を充電するリーク電流によつて変動し
てしまう。この為上述の２次元固体撮像装置で
は、非選択画素による信号読み出しラインの電圧
変動を極力低くする為に埋め込みラインの接地に
対する容量を低く抑え、プリチヤージ後の垂直ア
ドレスパルスとトランスフアパルスのタイミング
の最適化等の他に、SIPTの設計条件においても
制限があり、SIPTを非常に高感度な条件で利用
できない。

〔問題点を解決するための手段〕

前述の２次元固体撮像装置では、非選択の画素
によるその画素のSIPTのソースがトランジスタ
によつて接地電位と切り離されているものの、
SIPTのソースが接続されている埋め込みライン
BL_jの接地に対する容量があるために、例えば飽
和光量の入射光があつた場合に、このBL_jが接地
に対してもつ容量を充電する程度の放電は避けら
れない。そこで、本発明の固体撮像装置の信号読
み出し方法では、埋め込みラインBL_jを信号読み
出しラインと同時に充電する。その後、読み出す
列の埋め込みラインのみを垂直アドレスと同時に
接地電位とする。つまり埋め込みラインBL_jの接
地に対して持つ容量を予め充電するのである。こ
のため埋め込みラインBL_jに二つのスイツチトラ
ンジスタを接続し、一方はプリチヤージ電源に接
続し、もう一方は接地する。

次に、第２図を用いて本発明による読み出し方
法の原理を説明する。

第２図ａに本発明による固体撮像装置の一画素
の読み出し回路を示し、第２図ｂにその読み出し
動作のパルスのタイミングチヤートとトランスフ
アラインTL_iの電位変化V_TLiと出力端子２５の電
位変化を示す。第２図ａにおいて一画素C_ijは
SIPT２０とゲートキヤパシタC_G２４から構成さ
れており、SIPT２０のドレイン２１は信号読み
出しラインSL_iに、SIPT２０のソース２２は埋め
込みラインBL_jに、SIPT２０のゲート２３はゲ
ートキヤパシタC_G２４を通して垂直アドレスゲ
ートラインGL_jに接続されている。信号読み出し
ラインSL_iにはプリチヤージトランジスタQ_Pi及び
トランスフアトランジスタQ_Tiが接続され、かつ
Q_TiにはスイツチトランジスタQ_Si及び負荷抵抗R_L
を介してビデオ電源V_Vに接続され、この負荷抵
抗R_LのQ_Siに接続する点が出力端子V_put２５とな
る。Q_Piのゲートにはプリチヤージパルスφ_Pが、
Q_Tiのゲートにはトランスフアパルスφ_Tが、Q_Siの
ゲートは読み出しパルスφ_siが、それぞれ印加さ
れる。埋め込みラインBL_jは埋め込みライン選択
トランジスタQ_Bjを通して接地されていると共に
スイツチトランジスタQ_Hjを介してプリチヤージ
電源に接続されている。Q_BjのゲートはGL_jに接
続され、φ_GjによつてBL_jを接地電位とする。Q_Hj
のゲートにはプリチヤージパルスφ_Pが印加され、
BL_jはSL_jと同時に同じ電位にプリチヤージされ
る。C_SLiは信号読み出しラインSL_jの接地に対し
て持つ容量を、C_TLiはトランスフアラインTL_iが
接地に対して持つ容量を、それぞれ表わしてい
る。

第２図ｂにおいて、時刻t₁に、先ずトランスフ
アパルスφ_Tiによつてトランスフアトランジスタ
Q_Tiが導通状態となり、信号読み出しラインSL_iに
トランスフアラインTL_iが結合される。次に、時
刻t₂において、プリチヤージパルスφ_Piによつてプ
リチヤージトランジスタQ_Piと埋め込みライン
BL_jのスイツチトランジスタQ_Hjが導通状態にな
り、SL_i、キヤパシタC_TLi及びBL_jがプリチヤージ
電圧V_Pによつてプリチヤージされる。時刻t₃に
Q_Piが遮断状態になつた後、垂直アドレスパルス
φ_Gjが時刻t₄に印加される。この時、埋め込みラ
インは接地電位となつてSIPT２０はバイアスさ
れる。同時にSIPT２０はゲートキヤパシタC_G２
４を通して垂直アドレスパレスφ_Gjが加わり、
SIPT２０には一定の期間内に入射した光量に応
じた放電電流が流れる。時刻t₅にφ_Tiとφ_Gjが切れ
て、Q_Tiが遮断状態になることによつてSIPT２０
から得られた画素C_ijの光情報はC_TLiに記憶され
る。次に時刻t₆に読み出しパルスφ_Siによつてスイ
ツチトランジスタQ_Siが導通状態となり、負荷抵
抗R_Lを通してビデオ電圧V_VがC_TLiを充電し、出
力が得られる。この時のV_putの変化はV_TLiの値に
応じて、画素C_ijへの入射光が暗状態のときは点
線ｃ、通常の光照射のときは一点鎖線ｂ、飽和光
量のときは実線ａの様になる。

〔作用〕

本発明の固体撮像装置の信号読み出し方法で
は、埋め込みラインを信号読み出しラインと同時
に充電する。即ち、埋め込みラインの接地に対し
て持つ容量をあらかじめ充電するのである。その
後、読み出す列の埋め込みラインのみを垂直アド
レスと同時に接地電位とすることにより読み出し
たい列のみバイアスさせることができ、同一信号
読み出しライン上の画素によるV_SLへの影響をお
さえることができる。従つて大容量の２次元固体
撮像装置を安定に読み出すことができる。

〔実施例〕

本発明の固体撮像装置の信号読み出し方法の実
施例を第１図に、又一画素分のデバイス構造の一
例を第４図に示す。

第１図ａを参照して、まず、２次元固体撮像装
置の構成について説明する。

２次元マトリクス状に並べられたｎ×ｍ個の画
素の一つC_ijは、一つのSIPTとゲートキヤパシタ
C_Gからなる。この画素C_ijのSIPTのドレインは信
号読み出しラインSL_iに、ソースは埋め込みライ
ンBL_jに、ゲートはゲートキヤパシタC_Gを介して
垂直アドレスラインGL_jに接続している。BL_jと
GL_jは平行でSL_iに直交している。信号読み出し
ラインSL_iはプリチヤージトランジスタQ_Piを通し
てプリチヤージ電源V_Pに接続され、Q_Piのゲート
は全て共通になされプリチヤージパルスφ_Pが印
加される。さらにSL_iはトランスフアトランジス
タQ_Tiを通してトランスフアラインTL_iに接続さ
れ、TL_iはスイツチトランジスタQ_Siに接続されて
いる。Q_Tiのゲートは全て共通になされ、トラン
スフアパルスφ_Tが印加される。キヤパシタC_SLiは
SL_iの接地に対して持つ容量を、C_TLiはトランス
フアラインTL_iが接地に対して持つ容量をそれぞ
れ表わしている。GL_jは垂直シフトレジスタ１１
に導かれ垂直アドレスパルスφ_Gjが印加される。
スイツチトランジスタQ_Siのゲートには水平シフ
トレジスタ１２に導かれ、読み出しパルスφ_Siが
印加される。埋め込みラインBL_jは埋め込みライ
ン選択トランジスタQ_Bjを通して接地されている
とともに、スイツトランジスタQ_Hjを介してプリ
チヤージ電源V_Pに接続されている。Q_Bjのゲート
はGL_jに接続され、φ_Gjが印加される。Q_Hjのゲー
トにはプリチヤージパルスφ_Pが印加される。

第１図ｂに読み出しパルスのタイミングチヤー
トを示す。垂直シフトレジスタは垂直アドレスパ
ルスφ_G1、…、φ_Gnを順次出力するが、第１図ｂで
はちょうどφ_Gjとそれに続くφ_Gj+1のところを示し
ている。時刻t₁で、トランスフアパルスφ_Tが入
り、トランスフアトランジスタQ_Tiが導通状態に
なつた後、時刻t₂でプチヤージパルスφ_Pによつて
プリチヤージトランジスタQ_Pと埋め込みライン
のスイツチトランジスタQ_Hjが導通状態になり、
SL_i、C_SLi及びC_TLi、BL_jがプリチヤージ電圧V_Pに
よつてプリチヤージされる。時刻t₃で垂直アドレ
スパルスφ_Gjが入り、この時、埋め込みラインは
接地電位となつてSIPT10はバイアスされる。同
時にSIPT10はゲートキヤパシタC_G４を通して垂
直アドレスパルスがかわり、垂直アドレスライン
GL_j上の各画素C_1j、…、C_ojは入射光量に応じて、
C_SL1、…、C_SLiとC_TL1、…、C_TLiを放電する。時刻
t₄でφ_Tと同時にφ_Gjが切れ、C_1j、…、C_ojの光情報
はそれぞれに対応するC_TL1、…、C_TLiに記憶され
る。φ_Tが切れた後、水平シフトレジスタは読み
出しパルスφ_s1、…、φ_soを発生させ、スイツチト
ランジスタQ_s1、…、Q_soを順次導通させて、負荷
抵抗R_Lを通してビデオ電圧V_VがC_TLを充電させ、
C_1j、…、C_ojの出力が順次V_putの電位変化として
出力される。こうして時刻t₈までにC_1j、…、C_oj
の水平１列の光情報が出力し終ると、次にC_1j+1、
…、C_oj+1の光情報を読み出すべく同様の手順が
繰り返される。

第１図ａにおいては、Q_P、Q_T、Q_S、Q_B、Q_Hと
して全てMOSトランジスタとして表示してある
が、これらはいずれも全てMOSトランジスタで
ある必要はなく、SIT、バイポーラトランジス
タ、JFETなどであつてもよい。

第４図ａ，ｂ，ｃ，ｄは一画素部分のデバイス
構造の一例を示す。第４図ｅ，ｆは２×２のマト
リツクスを例にSIPTの正立、倒立両動作によつ
て２通りのマトリツクスの構成方法があることを
説明するための回路図である。

第４図ａ，ｂは、それぞれ一画素部分のデバイ
スに倒立型SIPTを利用する場合の表面構造を、
ａのＡ−A′で示される線での断面構造を模式的
に示してある。ここに示したデバイス構造例で
は、ｐ型Si基板４１８上につくられた倒立型ｎチ
ヤンネルSIPTと、ポリシリコンなどの透明電極
４１１とSiO₂などの透明絶縁膜４１２がSIPTの
p⁺ゲート４１６によつて構成されるMOSキヤパ
シタによつて一画素が構成されている。

第４図ｂにおいて、n⁺領域４１４はSITのドレ
イン領域、n⁺領域４１５はSIPTのソース領域、
n^-領域４１７はSIPTのチヤンネル領域、領域４
１３は分離領域で各画素を分離している。図では
示されていないが、第４図ａにおいて縦に隣り合
う画素も同様に分離されている。ドレイン領域４
１４はポリシリコンなどの導電性透明電極４１９
によつて電極がとられている。埋め込まれたソー
ス領域４１５は表面から電極４４がとられてい
る。ゲートキヤパシタの電極４１１は同一の物質
で構成される垂直アドレスライン４５に接続さ
れ、４５の上には高い導電性の物質４６（例えば
Al−Si等）によつて抵抗を減少させてある。

第４図ａの中には画素C_ijに相当する部分が一点
鎖線で示してある。４５は垂直アドレスライン
GL_j、４４は埋め込みラインBL_j、４９は信号読
み出しラインSL_iである。BL_j４４とGL_j４５は平
行に、そしてSL_i４９には直交している。交差部
分はSiO₂やPSGなどの絶縁物質によつて絶縁さ
れている。４２，４８，４１０は４６と同様の物
質でそれぞれSL_i-1４１、GL_j+1４７、SL_i４９の
抵抗を減少させるために設けられたものである。

上述したように画素の構成は、全ての配線が表
面でとられているので、読み出しのためのプリチ
ヤージトランジスタ、トランスフアトランジス
タ、埋め込みライン選択トランジスタ、スイツチ
トランジスタを同一チツプ上に製作することは容
易である。

第４図ｃ，ｄは一画素を構成するSIPTが正立
型の場合で、ｃはその表面構造を、ｄはＡ−
A′で示される線での断面構造を模式的に示して
ある。ここに示したデバイス構造例ではｐ型Si基
板４３８上につくられた正立型ｎチヤンネル
SIPTと、ポリシリコンなどの透明電極４３１と
SiO₂などの透明絶縁膜４３２がSIPTのp⁺ゲート
４３６によつて構成されるMOSキヤパシタによ
つて一画素が構成されている点は第４図ａ，ｂと
同様である。この構造は表面n⁺領域４３４は
SIPTのソース領域、埋め込みn⁺領域４３５は
SIPTのドレインになる点が第４図ａ，ｂとは異
なる。n^-領域４３７はSIPTのチヤンネル領域、
４３３は分離領域、４２３、４２４は埋め込み領
域の電極、垂直アドレスラインGL_j４２５の上に
は高い導電性の物質（例えばAl−Si等）４２６
によつて抵抗を減少させてある。４２３は埋め込
みラインBL_j、４２２は信号読み出しラインSL_i
である。４３０，４２８，４２２は４２６と同様
の物質でそれぞれSL_j-1４２９、GL_j+1４２７、
SL_j４２１の抵抗を減少させるために設けられた
ものである。

第４図ｅは第１図の実施例のマトリツクス構成
と同様に表面n⁺領域４１４をドレイン領域、n⁺
埋め込み領域４１５をソース領域として形成する
場合のマトリツクス構成を示している。第４図ｆ
は表面n⁺領域４１４をソース領域、n⁺埋め込み
領域４１５をドレイン領域として形成する場合の
マリトツクス構成を示している。この場合には埋
め込みラインBL_i，BL_i+1等が信号読み出しライ
ンとなり、ソース領域を共通に接続したライン
SL_j、SL_j+1等はソースラインとなる。アドレスゲ
ートラインGL_j、GL_j+1等は信号読み出しライン
BL_i、BL_i+1等と直交することになる。

第４図ｆの構成方法を２次元固体撮像装置に応
用した実施例を第５図に示す。この２次元固体撮
像装置の画素を構成するSIPTは正立動作のSIPT
を用いることができるため、第１図の実施例に比
べさらに高感度となる。これはデバイス動作上、
ソースから注入された電子のドレインへの到達率
が逆動作（倒立動作）の場合に比べ大きくするこ
とができるからである。ゲート電位の変化が及ぼ
すソース・ドレイン間電流への変化率（Gm）の
値も大きくとれる。第５図の２次元固体撮像装置
の読み出し動作は基本的には第１図の実施例と同
様である。

〔発明の効果〕

本発明の固体撮像装置の信号読み出し方法は、
埋め込みラインの接地に対して持つ容量をあらか
じめ信号読み出しラインと同時に充電すること、
その後読み出す列の埋め込みラインのみを垂直ア
ドレスと同時に接地電位とすることにより読み出
したい列にのみバイアスすることによつて、例え
ば飽和光量に近い入射光があつた場合でも、選択
されない画素による信号読み出しラインの電位へ
の影響をおさえることができる。従つて大容量の
２次元固体撮像装置をより安定に読み出すことが
できる。

第６図は本発明の効果を示すための図で、第４
図ａに示した構造の画素を第１図に示したときの
一画素の光電変換特性の例を示している。一画素
の寸法は、65μm×65μmである。電源電圧V_V＝
V_P＝0.5V、負荷抵抗R_L＝10kΩ、光積分時間T_Li
＝11msで波長655nm（赤）の光を照射しており、
横軸はその入射光量P_i（μW／cm²）、縦軸は暗状態
との出力電圧V_putの差△V_put（mV）を示してい
る。φ_Gを1.6V、1.8V、2Vとした時の光電変換特
性である。入射光量P_i＝6.5×10^-2μW／cm²で出力
電圧1mVと非常に高感度な読み出しができてい
る。

【図面の簡単な説明】

第１図は本発明の実施例でａは構成、ｂは読み
出しの動作波形を示す図（倒立型SIPTを一画素
で利用した場合）、第２図は本発明の動作を説明
するための図で一画素の動作を示し、ａは構成、
ｂは読み出しの動作波形を示す図、第３図は従来
の技術を説明する為の図で、ａは構成、ｂは読み
出しの動作波形を示す図、第４図は一画素の構造
の一例を示しａ，ｂはSIPTを倒立で動作させる
ときの一画素の構成例で、ａはその表面の構造、
ｂはａのＡ−A′で示す線での断面構造、ｃ，ｄ
はSIPTを正立で動作させる時の一画素の構成例
で、ｃはその表面の構造、ｄはｃのＡ−A′で示
す線での断面構造、ｅ，ｆはそれぞれ倒立動作
ａ、正立動作ｃに対応する構成の回路的表現、第
５図は本発明の別の実施例（一画素で正立型
SIPTを利用した場合）、第６図は本発明の効果を
説明するための図で一画素の光電変換特性を示す
図である。１０……静電誘導ホトトランジスタ、１……静
電誘導ホトトランジスタのドレイン、２……静電
誘導ホトトランジスタのソース、３……静電誘導
ホトトランジスタのゲート、４……ゲートキヤパ
シタ、１６……ビデオ電源、１５……負荷抵抗、
１７……出力端子、１８……プリチヤージ電源。

Claims

【特許請求の範囲】１静電誘導ホトトランジスタとゲートキヤパシ
タから構成された画素C_ijがｎ×ｍのマトリツク
スに構成されており、垂直アドレスゲートライン
GL_j（ｊ＝１〜ｍ）は前記画素C_ij（ｉ＝１〜ｎ）を
構成する前記静電誘導ホトトランジスタのゲート
に前記ゲートキヤパシタを介して共通に接続さ
れ、信号読み出しラインSLi（ｉ＝１〜ｎ）は前
記画素C_ij（ｊ＝１〜ｍ）を構成する前記静電誘導
ホトトランジスタのドレインに共通に接続され、
埋め込みラインBL_j（ｊ＝１〜ｍ）は前記画素C_ij
（ｉ＝１〜ｎ）を構成する前記静電誘導ホトトラ
ンジスタのソースに共通に接続されており、さら
に、前記垂直アドレスゲートラインGL_j（ｊ＝１
〜ｍ）は、それぞれ垂直アドレスパルスφ_Gj（ｊ＝
１〜ｍ）が入力されるべく接続されており、さら
に、前記信号読み出しラインSL_i（ｉ＝１〜ｎ）
は、接地電位との間に所定のキヤパシタC_SLi（ｉ
＝１〜ｎ）を持ち、プリチヤージトランジスタ
Q_Pi（ｉ＝１〜ｎ）を介して所定のプリチヤージ電
源V_pに共通に接続され、前記プリチヤージトラ
ンジスタQ_Pi（ｉ＝１〜ｎ）のゲートは駆動パルス
φ_pが共通に入力されるべく接続されており、か
つ、前記信号読み出しラインSL_i（ｉ＝１〜ｎ）は
トランスフアトランジスタQ_Ti（ｉ＝１〜ｎ）を介
してトランスフアラインTL_i（ｉ＝１〜ｎ）に接
続され、前記トランスフアトランジスタQ_Ti（ｉ＝
１〜ｎ）のゲートはトランスフアパルスφ_Tが共
通に入力されるべき接続されており、さらに、前
記トランスフアラインTL_i（ｉ＝１〜ｎ）は、接
地電位との間に所定のキヤパシタC_TLi（ｉ＝１〜
ｎ）を持ち、スイツチトランジスタQ_Si（ｉ＝１〜
ｎ）を介してビデオ出力ラインに共通に接続さ
れ、前記スイツチトランジスタQ_Si（ｉ＝１〜ｎ）
のゲートはそれぞれ水平アドレスパルスφ_Si（ｉ＝
１〜ｎ）が入力されるべく接続されており、前記
ビデオ出力ラインには負荷抵抗R_Lを介してビデ
オ電源V_Vが接続されており、さらに、前記埋め
込みラインBL_j（ｊ＝１〜ｍ）は、スイツチトラ
ンジスタQ_Bj（ｊ＝１〜ｍ）を介して接地電位に接
続され、前記スイツチトランジスタQ_Bj（ｊ＝１〜
ｍ）のゲートは前記垂直アドレスゲートライン
GL_j（ｊ＝１〜ｍ）に接続されており、かつ、前
記埋め込みラインBL_j（ｊ＝１〜ｍ）は、別のス
イツチトランジスタQ_Hj（ｊ＝１〜ｍ）を介して前
記プリチヤージ電源V_Pに接続され、前記スイツ
チトランジスタQ_Hj（ｊ＝１〜ｍ）のゲートは前記
駆動パルスφ_Pが共通に入力されるべく接続され
た２次元固体撮像装置において、前記トランスフ
アパルスφ_Tを入力することによつて、前記トラ
ンスフアトランジスタQ_Ti（ｉ＝１〜ｎ）を導通状
態にすると共に、前記駆動パルスφ_Pを入力する
ことによつて前記プリチヤージトランジスタQ_Pi
（ｉ＝１〜ｎ）ならびに前記スイツチトランジス
タQ_Hj（ｊ＝１〜ｍ）を導通状態として、前記キヤ
パシタC_TLi（ｉ＝１〜ｎ）および前記キヤパシタ
C_STi（ｉ＝１〜ｎ）を前記プリチヤージ電源V_Pと
ほぼ同電位にプリチヤージした後、前記垂直アド
レスゲートラインGL_j（ｊ＝１〜ｍ）に前記垂直
アドレスパルスφ_Gj（ｊ＝１〜ｍ）を入力して、前
記スイツチトランジスタQ_Bj（ｊ＝１〜ｍ）のひと
つを導通状態にし、前記埋め込みラインBL_j（ｊ
＝１〜ｍ）を接地電位とすると同時に、一列の前
記画素C_ij（ｉ＝１〜ｎ）を選択し、前記画素C_ij
（ｉ＝１〜ｎ）の光情報に応じて、前記キヤパシ
タC_TLi（ｉ＝１〜ｎ）および前記キヤパシタC_SLi
（ｉ＝１〜ｎ）を放電し、さらに、前記トランス
フアトランジスタQ_Ti（ｉ＝１〜ｎ）を遮断状態と
した後、前記水平アドレスパルスφ_Si（ｉ＝１〜
ｎ）を入力することによつて、前記スイツチトラ
ンジスタQ_Si（ｉ＝１〜ｎ）を順次導通させて、前
記キヤパシタC_TLi（ｉ＝１〜ｎ）を前記ビデオ電
源V_Vにより充電することによる前記負荷抵抗R_L
の電圧降下によつて出力端子に現れる電位変化を
一列の前記画素C_ij（ｉ＝１〜ｎ）の光情報として
読み出すことを特徴とする固体撮像装置の信号読
み出し方法。２前記特許請求の範囲第１項記載の各画素を構
成する静電誘導ホトトランジスタが、正立型であ
ることを特徴とする前記特許請求の範囲第１項記
載の固体撮像装置の信号読み出し方法。３前記特許請求の範囲第１項記載の各画素を構
成する静電誘導ホトトランジスタが、倒立型であ
ることを特徴とする前記特許請求の範囲第１項記
載の固体撮像装置の信号読み出し方法。