JPH04149644A - 障害処理装置 - Google Patents
障害処理装置Info
- Publication number
- JPH04149644A JPH04149644A JP2269538A JP26953890A JPH04149644A JP H04149644 A JPH04149644 A JP H04149644A JP 2269538 A JP2269538 A JP 2269538A JP 26953890 A JP26953890 A JP 26953890A JP H04149644 A JPH04149644 A JP H04149644A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- central processing
- program
- cpu
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置にお社る障害処理装置に係り、特
にハードウェアを制御するための特殊プログラムを実行
する中央処理装置の障害処理装置に関するものである。
にハードウェアを制御するための特殊プログラムを実行
する中央処理装置の障害処理装置に関するものである。
従来、ハードウェアを制御するための特殊プログラム実
行中の障害処理方式としては、中央処理装置に障害が発
生し、千の障害がIJ )ライ可能々らば、その中央処
理装置で命令をリトライする命令リトライ方式があう九
。
行中の障害処理方式としては、中央処理装置に障害が発
生し、千の障害がIJ )ライ可能々らば、その中央処
理装置で命令をリトライする命令リトライ方式があう九
。
上述した従来の障害処理方式は、障害を起こし九中央処
理装置においてIJ )ライを行っているので、間欠故
障ならば障害から回復することができるが、中央処理装
置の固定故障の場合には9)ライしても、また障害が発
生してしまうので障害時の処理を完結することができな
いという課題があった。
理装置においてIJ )ライを行っているので、間欠故
障ならば障害から回復することができるが、中央処理装
置の固定故障の場合には9)ライしても、また障害が発
生してしまうので障害時の処理を完結することができな
いという課題があった。
cl!mを解決するための手段〕
本発明の障害処理装置は、複数の中央処理装置と主記憶
装置と入出力制御プロセッサと障害処理装置を有するシ
ステムにおいて、上記中央処理装置には、ハードウェア
を制御するための特殊プログラムを実行する手段と、こ
の手段による特殊プログラム実行中を表示する手段と、
障害発生時に障害を検出する手段と、障害発生を上記障
害処理装置に通知する手段と、上記障害処理装置からの
処理停止要求により実行中のタスクを中断しソフトウェ
アに必要な情報を決められたフォーマットにしたがって
退避する手段と、この手段による退避処理後は上記障害
処理装置からの要求f、待つ手段と、上記障害処理装置
からのプログラム開始指示によりプログラムを開始する
手段と、他の中央処理装置で障害があったことを通知さ
れるとソフトウェアにその情報を通知する手段とを備え
、上記障害処理装置には、上記中央処理装置が上記特殊
プログラムを実行中ならばその特殊プログラム実行中を
gRするgR手段と、上記中央処理装置で障害発生時に
上記g#&手段で上記特殊グログ2ム実行中であること
をgRすると他の正常な中央処理装置へ実行中の処理を
停止し、上記障害処理装置の要求を待つように依頼する
手段と、障害のあった中央処理装置の処理中のプログラ
ムのす)ライが可能となるためのデータをその中央処理
装置から採取する手段と、この手段によって得られた採
取データを上記主記憶装置に格納する手段と上記採取デ
ータを上記障害のあった中央処理装置で処理中のプログ
ラムを再開するために必!!々フォーマットに変換して
待機中の中央処理装置に埋め込む手段と、上記正常な中
央処理装置で上記障害のあった中央処理装置の処理中だ
ったプログラムの処理を開始させる手段と、上記障害の
あった中央処理装置の障害を上記正常な中央処理装置に
通知する手段とを備えてなるものである。
装置と入出力制御プロセッサと障害処理装置を有するシ
ステムにおいて、上記中央処理装置には、ハードウェア
を制御するための特殊プログラムを実行する手段と、こ
の手段による特殊プログラム実行中を表示する手段と、
障害発生時に障害を検出する手段と、障害発生を上記障
害処理装置に通知する手段と、上記障害処理装置からの
処理停止要求により実行中のタスクを中断しソフトウェ
アに必要な情報を決められたフォーマットにしたがって
退避する手段と、この手段による退避処理後は上記障害
処理装置からの要求f、待つ手段と、上記障害処理装置
からのプログラム開始指示によりプログラムを開始する
手段と、他の中央処理装置で障害があったことを通知さ
れるとソフトウェアにその情報を通知する手段とを備え
、上記障害処理装置には、上記中央処理装置が上記特殊
プログラムを実行中ならばその特殊プログラム実行中を
gRするgR手段と、上記中央処理装置で障害発生時に
上記g#&手段で上記特殊グログ2ム実行中であること
をgRすると他の正常な中央処理装置へ実行中の処理を
停止し、上記障害処理装置の要求を待つように依頼する
手段と、障害のあった中央処理装置の処理中のプログラ
ムのす)ライが可能となるためのデータをその中央処理
装置から採取する手段と、この手段によって得られた採
取データを上記主記憶装置に格納する手段と上記採取デ
ータを上記障害のあった中央処理装置で処理中のプログ
ラムを再開するために必!!々フォーマットに変換して
待機中の中央処理装置に埋め込む手段と、上記正常な中
央処理装置で上記障害のあった中央処理装置の処理中だ
ったプログラムの処理を開始させる手段と、上記障害の
あった中央処理装置の障害を上記正常な中央処理装置に
通知する手段とを備えてなるものである。
本発明においては、中央処理装置でハードウェアを制御
するための特殊プログラム実行中に障害が発生した際に
、障害の発生した中央処理装置でリトライするのではな
く、他の正常な中央処理装置でリトライする。
するための特殊プログラム実行中に障害が発生した際に
、障害の発生した中央処理装置でリトライするのではな
く、他の正常な中央処理装置でリトライする。
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明の一実施例を示すブロック図である。
図において、1.IBは主記憶装置、2A、2Bはシス
テム制御装置、3^、3Bは障害処理装置、4^、4B
ti入出力制御グロセツサ、5^、5Bは中央処理装置
で、この中央処理装置5^、5Bの中にはそれぞれハー
ドウェアを制御するための特殊プログラム実行中を示す
フリップ70ツブ64.6Bと中央処理装置で障害が発
生したことを示すフリップフロップ1^、7Bが含まれ
ている。なお、01゜02・・−・・OτFi接続線で
ある。
テム制御装置、3^、3Bは障害処理装置、4^、4B
ti入出力制御グロセツサ、5^、5Bは中央処理装置
で、この中央処理装置5^、5Bの中にはそれぞれハー
ドウェアを制御するための特殊プログラム実行中を示す
フリップ70ツブ64.6Bと中央処理装置で障害が発
生したことを示すフリップフロップ1^、7Bが含まれ
ている。なお、01゜02・・−・・OτFi接続線で
ある。
そして、中央処理装置St、5Bには、それぞれハード
ウェアを制御するための特殊プログラムを実行する手段
と、この手段による特殊プログラム実行中を表示する手
段と、障害発生時に障害を検出する手段と、障害発生を
障害処理装置に通知する手段と、障害処理装置からの処
理停止要求によ抄実行中のタスクを中断しソフトウェア
に必要な情報ヲ決められたフォーマットにしたがって退
避する手段と、この手段による退避処理後は障害処理装
置からの要求を待つ手段と、障害処理装置からのプログ
ラム開始指示によりプログラムを開始する手段と、他の
中央処理装置で障害があつ念ことを通知されるとソフト
ウェアにその情報を通知する手段を備えている。
ウェアを制御するための特殊プログラムを実行する手段
と、この手段による特殊プログラム実行中を表示する手
段と、障害発生時に障害を検出する手段と、障害発生を
障害処理装置に通知する手段と、障害処理装置からの処
理停止要求によ抄実行中のタスクを中断しソフトウェア
に必要な情報ヲ決められたフォーマットにしたがって退
避する手段と、この手段による退避処理後は障害処理装
置からの要求を待つ手段と、障害処理装置からのプログ
ラム開始指示によりプログラムを開始する手段と、他の
中央処理装置で障害があつ念ことを通知されるとソフト
ウェアにその情報を通知する手段を備えている。
また、障害処理装置3人、3Bには、それぞれ中央処理
装置が特殊プログラムを実行中ならばその特殊プログラ
ム実行中を認識するgw&手段と、中央処理装置で障害
発生時に認識手段で特殊プログラム実行中であることt
−g繊すると他の正常な中央処理装置へ実行中の処理を
停止し障害処理装置の要求を待つように依頼する手段と
、障害のあった中央処理装置の処理中のプログラムのU
)ライが可能となるためのデータをその中央処理装置
から採取する手段と、この手段によって得られ九採取デ
ータを主記憶装置に格納する手段と、採取データを障害
のあった中央処理装置で処理中のプログラムを再開する
ために必要なフォーマットに変換して待機中の中央処理
装置に埋め込む手段と。
装置が特殊プログラムを実行中ならばその特殊プログラ
ム実行中を認識するgw&手段と、中央処理装置で障害
発生時に認識手段で特殊プログラム実行中であることt
−g繊すると他の正常な中央処理装置へ実行中の処理を
停止し障害処理装置の要求を待つように依頼する手段と
、障害のあった中央処理装置の処理中のプログラムのU
)ライが可能となるためのデータをその中央処理装置
から採取する手段と、この手段によって得られ九採取デ
ータを主記憶装置に格納する手段と、採取データを障害
のあった中央処理装置で処理中のプログラムを再開する
ために必要なフォーマットに変換して待機中の中央処理
装置に埋め込む手段と。
正常な中央処理装置で障害のあった中央処理装置の処理
中だったプログラムの処理を開始させる手段と、障害の
あった中央処理装置の障害を正常な中央処理装置に通知
する手段を備えている。
中だったプログラムの処理を開始させる手段と、障害の
あった中央処理装置の障害を正常な中央処理装置に通知
する手段を備えている。
第2図はハードウェアを制御するための特殊プログラム
を奥行する方式にそった中央処理装置および主記憶装置
の実施例を示すブロック図である。
を奥行する方式にそった中央処理装置および主記憶装置
の実施例を示すブロック図である。
この第2図に示すブロック図は、主記憶装置aと演算回
路9および制御記憶回路1(lらびに命令データフェッ
チ回路11とから構成されている。
路9および制御記憶回路1(lらびに命令データフェッ
チ回路11とから構成されている。
そして、主記憶装置8には、所定の処理を行うソフトウ
ェアプログラム12と)・−ドウエアを制御するための
特殊プログラム群13とが格納されている。演算回路9
は制御記憶回路10により制御され、各種演算処理を行
うものである。制御記憶回路10にはマイクロ命令で記
述されたマイクロプログラムを格納する制御記憶部16
とこの制御記憶部16からマイクロ命令を読出し解読し
て各部を制御する制御信号を発生する!!rIIll記
憶制御回路1Tおよび制御記憶部16にアドレスを供給
する制御記憶アドレスレジスタ(S、’l) 14なら
びにアドレス加算回路(+m)15とがある。命令デー
タフェッチ回路11は、制御記憶制御回路ITにより制
御され、主記憶装置8からソフトウェア命令およびデー
タを取出し、またデータを格納したりする回路であり、
取り出した命令を一時格納する命令レジスタ19.*り
出したデータまたは格納すべきデータを一時格納するデ
ータレジスタ22.読出すべき命令のアドレスデータを
一時格納する命令カウンタ18.読出すべきまたは書込
むべきデータのアドレスを作成するアドレスアダー2O
,およびアドレスを一時格納するアドレスレジスタ21
を含んでいる。なお、Oa、09・・−−−021は接
続線である。
ェアプログラム12と)・−ドウエアを制御するための
特殊プログラム群13とが格納されている。演算回路9
は制御記憶回路10により制御され、各種演算処理を行
うものである。制御記憶回路10にはマイクロ命令で記
述されたマイクロプログラムを格納する制御記憶部16
とこの制御記憶部16からマイクロ命令を読出し解読し
て各部を制御する制御信号を発生する!!rIIll記
憶制御回路1Tおよび制御記憶部16にアドレスを供給
する制御記憶アドレスレジスタ(S、’l) 14なら
びにアドレス加算回路(+m)15とがある。命令デー
タフェッチ回路11は、制御記憶制御回路ITにより制
御され、主記憶装置8からソフトウェア命令およびデー
タを取出し、またデータを格納したりする回路であり、
取り出した命令を一時格納する命令レジスタ19.*り
出したデータまたは格納すべきデータを一時格納するデ
ータレジスタ22.読出すべき命令のアドレスデータを
一時格納する命令カウンタ18.読出すべきまたは書込
むべきデータのアドレスを作成するアドレスアダー2O
,およびアドレスを一時格納するアドレスレジスタ21
を含んでいる。なお、Oa、09・・−−−021は接
続線である。
ここでハードウェアを制御するための%殊プログラムを
用いた方式について説明する。
用いた方式について説明する。
ソフトウェア命令は、マイクロプログラムを構成−iる
マイクロ命令の1ステツプで実行する機能を多くし、同
時並行動作性を高めようとしてビット構成の大なる、い
わゆる、水平型のマイクロ命令を使用して実行するのに
適する第1の命令群と、例えば、主記憶上のデーター・
ンドリングを繰返すようなリスト命令および各種制御命
令などのように水平型のマイクロ命令を使用して実行す
ると、シーケンシャルな処理が多いため、いわゆる垂直
型のマイクロ命令の使い方となり、マイクロ命令を格納
する主記憶および制御記憶等に無駄を生じてしまう第2
の命令群とに大別できる。
マイクロ命令の1ステツプで実行する機能を多くし、同
時並行動作性を高めようとしてビット構成の大なる、い
わゆる、水平型のマイクロ命令を使用して実行するのに
適する第1の命令群と、例えば、主記憶上のデーター・
ンドリングを繰返すようなリスト命令および各種制御命
令などのように水平型のマイクロ命令を使用して実行す
ると、シーケンシャルな処理が多いため、いわゆる垂直
型のマイクロ命令の使い方となり、マイクロ命令を格納
する主記憶および制御記憶等に無駄を生じてしまう第2
の命令群とに大別できる。
そして、第1の命令群は第2の命令群に比較してソフト
ウェアプログラムに使用される頻度は非常に高い、した
がって、ソフトウェアプログラムの実行時間に占める割
合は第1の命令群が大部分で、第2の命令群がソフトウ
ェアプログラムの実行時間の短縮に寄与する程度は比較
的小であり、このことに着目して、第2の命令群の取扱
いを考え、目的たる主記憶等の有効利用が図れるように
、また、異なる装置間で互換性を保っているソフトウェ
ア命令を使用することにより、大幅な設計効率化を図れ
るようにしたのがハードウェアを制御する±めの特殊プ
ログラムを用い六方式である。
ウェアプログラムに使用される頻度は非常に高い、した
がって、ソフトウェアプログラムの実行時間に占める割
合は第1の命令群が大部分で、第2の命令群がソフトウ
ェアプログラムの実行時間の短縮に寄与する程度は比較
的小であり、このことに着目して、第2の命令群の取扱
いを考え、目的たる主記憶等の有効利用が図れるように
、また、異なる装置間で互換性を保っているソフトウェ
ア命令を使用することにより、大幅な設計効率化を図れ
るようにしたのがハードウェアを制御する±めの特殊プ
ログラムを用い六方式である。
この特殊プログラムを用いた方式では、第1の命令群に
属するソフトウェア命令(以下、Aと総称する)は水平
型マイクロ命令を使用することとし、第2の命令群に属
するソフトウェア命令(以下、Bと総称する)は第1の
命令群に属するソフトウェア命令で記述したハードウェ
アを制御する九めの特殊プログラム(以下、特殊プログ
ラムと呼称する)とする。したがって、Bの実行に当っ
ては該当する特殊プログラムに含まれる複数の人、すな
わち、人1 、 A2 、 A3等を実行する必要があ
シ、このためKは更にA、 、A!、A、等を構成する
複数の水平型マイクロ命令を実行する必要がある。
属するソフトウェア命令(以下、Aと総称する)は水平
型マイクロ命令を使用することとし、第2の命令群に属
するソフトウェア命令(以下、Bと総称する)は第1の
命令群に属するソフトウェア命令で記述したハードウェ
アを制御する九めの特殊プログラム(以下、特殊プログ
ラムと呼称する)とする。したがって、Bの実行に当っ
ては該当する特殊プログラムに含まれる複数の人、すな
わち、人1 、 A2 、 A3等を実行する必要があ
シ、このためKは更にA、 、A!、A、等を構成する
複数の水平型マイクロ命令を実行する必要がある。
第2図により、第2の命令群、すなわち、ハードウェア
を制御するための特殊プログラムを実行する際の動作に
ついて説明する。
を制御するための特殊プログラムを実行する際の動作に
ついて説明する。
この場合は命令カウンタ18のアドレス信号によ)、主
記憶装置8のソフトウェアプログラム12から読出され
、命令レジスタ19に格納された命令がB1のときであ
る。そして、B1により指定される制御記憶部16のア
ドレスが接続線θBを介しさらに制御記憶アドレスレジ
スタ(5AR)14を経て制御記憶部16に供給され、
そのアドレスに格納されているマイクロ命令が読出され
る。そして、BIKより読出されたマイクロ命令の実行
する制御動作は、第1図に示したハードウェアを制御す
るための特殊プログラム実行中を示すフリップフロップ
gA(8B)をセットすると共に、制御記憶制御回路1
Tから供給されるアドレスデータを接e!線014t−
介して命令カウンタ111に格納し、主記憶装置8へそ
のアドレスデータを供給して、そのアドレスに格納しで
あるB1に対応する特殊プログラムを読出すことである
。そのアドレスはBxK’fl定されるアドレスであり
、B】をAで記述した特殊プログラムを格納している主
記憶エリアの先頭アドレスである。
記憶装置8のソフトウェアプログラム12から読出され
、命令レジスタ19に格納された命令がB1のときであ
る。そして、B1により指定される制御記憶部16のア
ドレスが接続線θBを介しさらに制御記憶アドレスレジ
スタ(5AR)14を経て制御記憶部16に供給され、
そのアドレスに格納されているマイクロ命令が読出され
る。そして、BIKより読出されたマイクロ命令の実行
する制御動作は、第1図に示したハードウェアを制御す
るための特殊プログラム実行中を示すフリップフロップ
gA(8B)をセットすると共に、制御記憶制御回路1
Tから供給されるアドレスデータを接e!線014t−
介して命令カウンタ111に格納し、主記憶装置8へそ
のアドレスデータを供給して、そのアドレスに格納しで
あるB1に対応する特殊プログラムを読出すことである
。そのアドレスはBxK’fl定されるアドレスであり
、B】をAで記述した特殊プログラムを格納している主
記憶エリアの先頭アドレスである。
かくして、上記マイクロ命令により主記憶装置8に格納
されている特殊プログラム群13にアクセスし、所定の
アドレスからB!を人で記述した特殊プログラムの最初
の命令A1を取出し、命令レジスタ19に格納する。A
Iは第1の種類の命令群に属するソフトウェア命令であ
り、制御記憶部16に格納されている水平型マイクロ命
令により実行される。以下、B1に対応する特殊プログ
ラムを構成するソフトウェア命令Ai+1 + Ai+
鵞+messsλH1が順次読出されて同様に実行され
る。最後にB1に対応する(場合によってFi特殊プロ
グラム群共通の)!殊プログラムのt後のソフトウェア
命令Aoが読出され、命令レジスタ19に格納される。
されている特殊プログラム群13にアクセスし、所定の
アドレスからB!を人で記述した特殊プログラムの最初
の命令A1を取出し、命令レジスタ19に格納する。A
Iは第1の種類の命令群に属するソフトウェア命令であ
り、制御記憶部16に格納されている水平型マイクロ命
令により実行される。以下、B1に対応する特殊プログ
ラムを構成するソフトウェア命令Ai+1 + Ai+
鵞+messsλH1が順次読出されて同様に実行され
る。最後にB1に対応する(場合によってFi特殊プロ
グラム群共通の)!殊プログラムのt後のソフトウェア
命令Aoが読出され、命令レジスタ19に格納される。
そして、最後のソフトウェア命令Aoに相当する制御記
憶部16に格納されているマイクロ命令の実行する制御
動作は、制御信号を発生して、第1図におけるフリップ
フロップ6人(6B)fcリセットし、命令カウンタ1
8を更新し、そのアドレスデータを主記憶装置8に供給
して、そのアドレスに格納しであるソフトウェアプログ
ラム12の次の命令を読出すと共に、後続するソフトウ
ェアプログラム上の命令t−順次実行するためのマイク
ロ命令制御に戻ることである。
憶部16に格納されているマイクロ命令の実行する制御
動作は、制御信号を発生して、第1図におけるフリップ
フロップ6人(6B)fcリセットし、命令カウンタ1
8を更新し、そのアドレスデータを主記憶装置8に供給
して、そのアドレスに格納しであるソフトウェアプログ
ラム12の次の命令を読出すと共に、後続するソフトウ
ェアプログラム上の命令t−順次実行するためのマイク
ロ命令制御に戻ることである。
以上のように、ハードウェアを制御するための特殊プロ
グラムは実行されるが、この実行中に中央処理装置に障
害が発生した際の障害処理方式を図面を参照して説明す
る。
グラムは実行されるが、この実行中に中央処理装置に障
害が発生した際の障害処理方式を図面を参照して説明す
る。
第1図において、中央処理装置t5Aが前述したように
、特殊プログラムを実行しており、特殊プログラム実行
中を示すフリップフロップ6Aがセットされているとき
に、中央処理装置5人に障害が発生すると、その中央処
理装置5人は障害発生を示すフリップフロップ7Aをセ
ットする。そして、障害処理装置13Aは中央処理装置
5Aの7リツプ70ツブ7Aがセットされているので中
央処理装置5人に障害が発生したことを認識し、更にそ
の中央処理装置5人のフリップフロップ6人がセットさ
れているので、今起った障害がハードウェアを制御する
丸めの特殊プログラム実行中の障害であることを認識す
る。そして、l!繊した障害処理装置3Aは、他の正常
な中央処理装置5Bに接続線05.障害処理装置3Bお
よび接続線OTを介して中央処理装置5Aで障害が発生
し次ことを通知し、中央処理装置5Bに現在実行中の処
理を停止させるように指示する。この中央処理装置5B
はこの指示を受けると、現在実行していたタスクを中断
して、ソフトウェアに必要な情報を決められ九フォーマ
ットにしたがって退避し、この退避後は障害処理装置か
らの要求待ち状態となる。
、特殊プログラムを実行しており、特殊プログラム実行
中を示すフリップフロップ6Aがセットされているとき
に、中央処理装置5人に障害が発生すると、その中央処
理装置5人は障害発生を示すフリップフロップ7Aをセ
ットする。そして、障害処理装置13Aは中央処理装置
5Aの7リツプ70ツブ7Aがセットされているので中
央処理装置5人に障害が発生したことを認識し、更にそ
の中央処理装置5人のフリップフロップ6人がセットさ
れているので、今起った障害がハードウェアを制御する
丸めの特殊プログラム実行中の障害であることを認識す
る。そして、l!繊した障害処理装置3Aは、他の正常
な中央処理装置5Bに接続線05.障害処理装置3Bお
よび接続線OTを介して中央処理装置5Aで障害が発生
し次ことを通知し、中央処理装置5Bに現在実行中の処
理を停止させるように指示する。この中央処理装置5B
はこの指示を受けると、現在実行していたタスクを中断
して、ソフトウェアに必要な情報を決められ九フォーマ
ットにしたがって退避し、この退避後は障害処理装置か
らの要求待ち状態となる。
一方、障害処理装置3Aは障害の発生した中央処理装置
5人が障害発生時に処理中だったプログラムのリトライ
が可能と々るためのデータを中央処理装置5人からスキ
ャンバス等を使って採取し、その採取データを接続線0
1を介して主記憶装置1人のハードウェアエリアに格納
する。そして、格納後は、中央処理装置5Bの退避が完
了し、要求待ち状態となっているかどうか確認し、要求
待ち状態となっていたら、主記憶装置1人に格納した中
央処理装置5人のデータを、処理を再開するために必要
なフォーマットに変換して、中央処理装置5Bにスキャ
ンパス等を使って埋込む。データの埋込みが完了し念ら
中央処理装置5人で処理中だったプログラムの処理全中
央処理装置5Bで開始するように指示する。この中央処
理装置5Bは障害処理装置3Aの指示を受け、処理を開
始する。この処理が正常に動作し始めたら、中央処理装
置5Bは中央処理装置5人で障害があったことをソフト
ウェアに通知する。このとき中央処理装置5Aはアイド
ル状態であったことをソフトウェアに通知することによ
り、中央処理装置5人で実行中のタスクの回復処理が不
要であることが認識される。
5人が障害発生時に処理中だったプログラムのリトライ
が可能と々るためのデータを中央処理装置5人からスキ
ャンバス等を使って採取し、その採取データを接続線0
1を介して主記憶装置1人のハードウェアエリアに格納
する。そして、格納後は、中央処理装置5Bの退避が完
了し、要求待ち状態となっているかどうか確認し、要求
待ち状態となっていたら、主記憶装置1人に格納した中
央処理装置5人のデータを、処理を再開するために必要
なフォーマットに変換して、中央処理装置5Bにスキャ
ンパス等を使って埋込む。データの埋込みが完了し念ら
中央処理装置5人で処理中だったプログラムの処理全中
央処理装置5Bで開始するように指示する。この中央処
理装置5Bは障害処理装置3Aの指示を受け、処理を開
始する。この処理が正常に動作し始めたら、中央処理装
置5Bは中央処理装置5人で障害があったことをソフト
ウェアに通知する。このとき中央処理装置5Aはアイド
ル状態であったことをソフトウェアに通知することによ
り、中央処理装置5人で実行中のタスクの回復処理が不
要であることが認識される。
力お、この実施例では、第1図の構成時の処理を示した
が、第1図でシステム制御装置2Bが接続されていない
場合でシステム制御装置2人に中央処理装置が複数台接
続されている場合には、障害処理装置3Aだけで同様の
処理ができることは明らかである。また、この場合には
主記憶装置1人に中央処理装置5Aのデータを格納する
必要はなく、障害処理装置3Aのワークエリアに格納し
ても同様の処理が可能となる。
が、第1図でシステム制御装置2Bが接続されていない
場合でシステム制御装置2人に中央処理装置が複数台接
続されている場合には、障害処理装置3Aだけで同様の
処理ができることは明らかである。また、この場合には
主記憶装置1人に中央処理装置5Aのデータを格納する
必要はなく、障害処理装置3Aのワークエリアに格納し
ても同様の処理が可能となる。
以上説明したように本発明は、中央処理装置でハードウ
ェアを制御するための特殊プログラム実行中に障害が発
生し免除に、障害の発生した中央処理装置でIJ )ラ
イするのではなく、他の正常な中央処理装置でリトライ
することにより、中央処理装置に固定故障があっても障
害時の処理を完結することができる効果がある。
ェアを制御するための特殊プログラム実行中に障害が発
生し免除に、障害の発生した中央処理装置でIJ )ラ
イするのではなく、他の正常な中央処理装置でリトライ
することにより、中央処理装置に固定故障があっても障
害時の処理を完結することができる効果がある。
tJI、1図は本発明の一実施例を示すブロック図、第
2図はハードウェアを制御するための特殊プログラムを
実行する方式にそった中央処理装置および主記憶装置の
実施例を示すブロック図である。 lA、1B−Φ11φ主記憶装置、2人、2B・・・・
システム制御装置、3A、3B・・・・障害処理装置、
4A、4B−φ・−入出力制御プロセッサ、5A、5B
・・・・中央処理装置、5A、$8,7A。 7B ・−Φ・7リツプフロツプ、8・@11@主記さ 憶装置、9・・・拳演算回路、イ、′0・・・・制御1
り′ 記憶回路、11・・・・命令データフェッチ回路、12
・・・参ソフトウェアプログラム、13・争・・特殊プ
ログラム群、14・・・・制御記憶アドレスレジスタ、
15ψ・・・アドレス加算回路11・・・・制御記憶部
、17・・・・制御記憶制御回路、1s・・・・命令カ
ウンタ、19・・・・命令レジスタ、20φ・ψ拳アド
レスアダ21・・・拳アドレスレジスタ、22・・・・
データレジスタ。 脣許出願入 日本電気株式会社 代場人山川政樹
2図はハードウェアを制御するための特殊プログラムを
実行する方式にそった中央処理装置および主記憶装置の
実施例を示すブロック図である。 lA、1B−Φ11φ主記憶装置、2人、2B・・・・
システム制御装置、3A、3B・・・・障害処理装置、
4A、4B−φ・−入出力制御プロセッサ、5A、5B
・・・・中央処理装置、5A、$8,7A。 7B ・−Φ・7リツプフロツプ、8・@11@主記さ 憶装置、9・・・拳演算回路、イ、′0・・・・制御1
り′ 記憶回路、11・・・・命令データフェッチ回路、12
・・・参ソフトウェアプログラム、13・争・・特殊プ
ログラム群、14・・・・制御記憶アドレスレジスタ、
15ψ・・・アドレス加算回路11・・・・制御記憶部
、17・・・・制御記憶制御回路、1s・・・・命令カ
ウンタ、19・・・・命令レジスタ、20φ・ψ拳アド
レスアダ21・・・拳アドレスレジスタ、22・・・・
データレジスタ。 脣許出願入 日本電気株式会社 代場人山川政樹
Claims (1)
- 複数の中央処理装置と主記憶装置と入出力制御プロセッ
サと障害処理装置を有するシステムにおいて、前記中央
処理装置には、ハードウェアを制御するための特殊プロ
グラムを実行する手段と、この手段による特殊プログラ
ム実行中を表示する手段と、障害発生時に障害を検出す
る手段と、障害発生を前記障害処理装置に通知する手段
と、前記障害処理装置からの処理停止要求により実行中
のタスクを中断しソフトウェアに必要な情報を決められ
たフォーマツトにしたがつて退避する手段と、この手段
による退避処理後は前記障害処理装置からの要求を待つ
手段と、前記障害処理装置からのプログラム開始指示に
よりプログラムを開始する手段と、他の中央処理装置で
障害があつたことを通知されるとソフトウェアに該情報
を通知する手段とを備え、前記障害処理装置には、前記
中央処理装置が前記特殊プログラムを実行中ならば該特
殊プログラム実行中を認識する認識手段と、前記中央処
理装置で障害発生時に前記認識手段で前記特殊プログラ
ム実行中であることを認識すると他の正常な中央処理装
置へ実行中の処理を停止し前記障害処理装置の要求を待
つように依頼する手段と、障害のあつた中央処理装置の
処理中のプログラムのリトライが可能となるためのデー
タを該中央処理装置から採取する手段と、この手段によ
つて得られた採取データを前記主記憶装置に格納する手
段と、前記採取データを前記障害のあつた中央処理装置
で処理中のプログラムを再開するために必要なフォーマ
ットに変換して待機中の中央処理装置に埋め込む手段と
、前記正常な中央処理装置で前記障害のあつた中央処理
装置の処理中だつたプログラムの処理を開始させる手段
と、前記障害のあつた中央処理装置の障害を前記正常な
中央処理装置に通知する手段とを備えてなることを特徴
とする障害処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2269538A JPH04149644A (ja) | 1990-10-09 | 1990-10-09 | 障害処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2269538A JPH04149644A (ja) | 1990-10-09 | 1990-10-09 | 障害処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04149644A true JPH04149644A (ja) | 1992-05-22 |
Family
ID=17473777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2269538A Pending JPH04149644A (ja) | 1990-10-09 | 1990-10-09 | 障害処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04149644A (ja) |
-
1990
- 1990-10-09 JP JP2269538A patent/JPH04149644A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7669078B2 (en) | Method and apparatus for debugging a program on a limited resource processor | |
| JPH03217949A (ja) | 計算機システム | |
| WO2008101386A1 (fr) | Procédé de récupération d'une exception à noyau unique dans un système à plusieurs noyaux | |
| JP2522158B2 (ja) | マルチプロセッサシステムのプログラムデバッグ方法 | |
| JPH07141176A (ja) | コマンドリトライ制御方式 | |
| JPH04149644A (ja) | 障害処理装置 | |
| US8359602B2 (en) | Method and system for task switching with inline execution | |
| JP3139536B2 (ja) | 分散バッチジョブ処理システムおよびその障害時におけるジョブの自動再起動方法 | |
| JP3604171B2 (ja) | プロセス自動再起動処理方式 | |
| JP4788516B2 (ja) | 動的置き換えシステム、動的置き換え方法およびプログラム | |
| JPH09106361A (ja) | プロセッサ間nmi通信装置およびシステムバスコントローラ | |
| JPS5868162A (ja) | 再試行処理方式 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPH03269628A (ja) | 例外処理方式 | |
| JPH04246711A (ja) | パーソナルコンピュータの障害復旧方式 | |
| JP2835896B2 (ja) | テストプログラムの実行制御方式 | |
| JPH0411890B2 (ja) | ||
| JPS6030976B2 (ja) | 先行制御方式の情報処理装置 | |
| JPS6143739B2 (ja) | ||
| JPH0113131B2 (ja) | ||
| JPH01147640A (ja) | マルチプログラミング・デバッグ装置 | |
| JPS6130296B2 (ja) | ||
| JPH0150936B2 (ja) | ||
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPS581249A (ja) | エラ−割込み方式 |