JPH04150426A

JPH04150426A - 同期通信網における特定情報処理装置による特定情報の通信方式

Info

Publication number: JPH04150426A
Application number: JP27246790A
Authority: JP
Inventors: Akihiko Oka; 昭彦岡
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-10-12
Filing date: 1990-10-12
Publication date: 1992-05-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】概　　　要同期通信網における特定情報処理装置による特定情報の
通信方式に関し、送受信時における特定情報処理装置の記憶手段への特定
情報のアクセスが競合した場合に、効率的な調停を行う
ことによって特定情報の通信を高速化することができ、
また、装置全体を小型にすることができる同期通信網に
おける特定情報処理装置による特定情報の通信方式を提
供することを目的とし、端局間の同期通信網に同期多重化フレームを伝送して時
分割多重通信を行う同期通信網装置における特定情報処
理装置によって、該同期多重化フレームの特定領域に、
所望の特定情報を収容して送信すると共に、該特定領域
の特定情報を受信して所望の処理を行う同期通信網にお
ける特定情報処理装置による特定情報の通信方式におい
て、前記特定情報処理装置に、前記特定情報がアクセス
される記憶手段と、前記同期多重化フレームの特定領域
への該特定情報の受け渡しを行い、該記憶手段への該特
定情報のアクセスを行うインクフェース手段と、該イン
クフェース手段による該特定情報のアクセス時に計数動
作を行い、該計数動作の度にインクリメントされるアド
レス信号によって、咳記憶手段のアドレスを選択する計
数手段と、該インタフェース手段にコントロール信号を
供給することによって、該インクフェース手段のアクセ
スと、該演算処理手段のアクセスとの調停を行う調停手
段とを具備し、前記インタフェース手段のアクセスと、
前記演算処理手段のアクセスとが競合した際に、前記調
停手段から前記インクフェース手段にコントロール信号
を供給することによ７．。

って、該インタフェース手段のアクセスを停止させ、該
演算処理手段のアクセスを優先させるようにする。

産業上の利用分野本発明は、同期通信網における特定情報処理装置による
特定情報の通信方式に関する。

情報化社会の発展と共に、通信ネットワークは広く社会
・経済活動の神経系統としての役割を果たすようになっ
ており、その信頼性はもとより高速性についても重要視
されるようになっている。

現在のところ高速通信を行うために様々な方式が運用さ
れているが、その中で、例えば遠距離に位置する両端局
を結ぶ伝送路に光ファイバを使用し、各端局に信号の多
重化及び分離を行う同期通信網装置を設置して、その装
置により多重化された同期多重化フレームを光信号に変
換して光ファイバに伝送する方式がある。このような方
式には、例えば北米におけるＳ　ＯＮ　Ｅ　Ｔ　（Ｓｙ
ｎｃｈｒｏｎｏｕｓ　Ｏｐｔ。

１ｃａｌ　ＮＥＴ−ｗｏｒｋ）　　と呼ばれる通信方式
が該当する。

この５ＯＮＥＴにおける同期多重化フレームは、運用・
保守・監視方式の充実などの将来の伝送網に必要な機能
をも、取り込んだ新しいものである。

この同期多重化フレームの特徴として、そのフレーム構
成要素の１つである複数のビット領域から成るオーバー
ヘッドバイト中に、Ｊ１バイトと呼ばれる領域があり、
このＪ１バイト領域に、特定情報が収容されている。こ
のＪ１バイト領域を使用する特定情報は、前記した同期
通信網装置を構成する複数の装置の内の特定情報処理装
置により処理されるものであり、例えば両端局の多数の
パス接続を正しく行うために使用される。また、特定情
報処理装置は、任意の処理を行った特定情報をオーバー
ヘッドバイトにアクセスしてＪ１バイト領域に収容する
と共に、Ｊ１バイト領域の特定信号を読み出して任意の
処理を行う。

ところで、このような処理を行う特定情報処理装置にあ
っては、その構成・機能上、全体が大きくなったり、特
定情報の処理動作が遅かったりする。これは、近年の通
信装置の小型化及び高速化の要望にそぐわないものなの
で、小型で処理動作の速い特定情報処理装置による特定
情報の通信方式が要望されている。

従来の技術産業上の利用分野に記述した特定情報処理装置による特
定情報の通信方式を、第４図に示す従来＝　６− の特定情報処理装置のブロック構成図を参照して説明す
る。

この図に示す特定情報処理装置１は、０ＨＡ（Ｏｖｅｒ
　Ｈｅａｄ　ｂｙｔｅ　Ａｃｃｅｓｓ）　　インタフェ
ース部２と、Ｄ　　Ｐ　　ＲＡ　Ｍ（［１ｕａｌ　　Ｐ
ｏｒｔ　　Ｒａｎｄｏｍ　　Ａｃｃｅｓｓ　　Ｍｅｍｏ
ｒｙ）　　３と、ＣＰ　Ｕ（Ｃｅｔｒａｌ　Ｐｒｏｃｅ
ｓｓｉｎｇ　Ｕｎｉｔ）　４とを具備して構成されてい
る。

ＯＨＡインタフェース部２は、前述した同期多重化フレ
ームのオーバーヘッドバイト○Ｂを集配するためのイン
タフェースであり、受信されたオーバーへラドバイ）Ｏ
ＢのＪ１バイト領域に収容されている特定情報（以下、
特定データと呼ぶ。

）ＤｌをＤＰＲＡＭ３へ出力してその記憶領域に記憶す
るか、或いはＤＰＲＡＭ３に記憶されている特定データ
Ｄを読み出してＪ１バイト領域に収容して送信する。

ＤＰＲＡＭ３は、左右２箇所のＩｌｏ　（入出力）ポー
トを有した記憶手段であり、右側のＩ１０ポートを介し
てＯＨＡインタフェース部２による特定データＤのアク
セスが行われ、左側の工１０ボートを介してＣＰＵ４に
よる特定データＤのアクセスが行われる。

ＣＰＵ４は、ソフトウェアに基づく制御によって特定デ
ータＤのアクセスを行う。即ち、任意の処理が行われた
特定データＤをＤＰＲＡＭ３に書き込むか、或いはＤＰ
ＲＡＭ３に書き込まれたＯＨＡインタフェース部２から
の特定データＤを読み出して任意の処理を行う。

従って、この特定情報処理装置１において、特定データ
が送信される場合、ＣＰＵ４の制御によって送信される
特定データＤがＤＰＲＡＭ３に書き込まれ、この書き込
まれたデータＤがＯＨＡインタフェース部２によってオ
ーバーヘッドバイトＯＢのＪ１バイト領域に収容されて
送信される。

また、○ＨＡインタフェース部２によって受信されたオ
ーバーヘッドバイトのＪ１バイト領域の特定データＤが
ＤＰＲＡＭ３に書き込まれ、ＣＰＵ４により読み出され
て任意の処理が行われる。

発明が解決しようとする課題上述した方式によれば、ＣＰｔＪ４によって特定データ
ＤをＤＰＲＡＭ３に書き込みながらＯＨＡインタフェー
ス部２によってその書き込まれたデータを読み出して送
信することができ、また、ＯＨＡインタフェース部２で
受信した特定データＤをＤＰＲＡＭ３に書き込みながら
ＣＰＵ４で読み出して処理することができる。

しかし、ＤＰＲＡＭ３へのＣＰＵ４とＯＨＡインタフェ
ース部２とのアクセスが競合することがあるために、こ
の競合時に、ＤＰＲＡＭ３からＣＰＵ４にインヒビット
信号ＩＮＨを出力して、ＣＰＵ４のハード機能を停止さ
せ、この停止間にＯＨＡインタフェース部２からのアク
セスを実行させるようになっている（この制御を調停と
呼ぶ）。

しかし、この様な調停を行っ、た場合、ＣＰＵ４の停止
間は、ＣＰＵ４による他の処理が行われな（なるために
、その分、全体の処理時間がかかり、結果的に特定デー
タの送受信が遅くなる問題がある。

一また、ＤＰＲＡＭ３の寸法が大きいために、特定情報処
理装置１が太き（なり、この装置が収容される定められ
た寸法の同期通信網装置に適合しなかったり、同期通信
網装置全体の小型化が図れなかったりする問題もある。

本発明は、このような点に鑑みてなされたものであり、
送受信時における特定情報処理装置の記憶手段への特定
情報のアクセスが競合した場合に、効率的な調停を行う
ことによって特定情報の通信を高速化することができ、
また、装置全体を小型にすることができる同期通信網に
おける特定情報処理装置による特定情報の通信方式を提
供することを目的としている。

課題を解決するための手段第１図は本発明の原理図である。

この原理図に示す特定情報処理装置ＩＡにおいて、１１
はデータの読出し／書込みが行える記憶手段であり、演
算処理手段ｌＯとインタフェース手段１４との双方によ
って特定情報りのアクセスが行われる。

インタフェース手段１４は、記憶手段１１から特定情報
りを読み出し、同期多重化フレームの特定領域に収容し
て送信すると共に、受信された同期多重化フレームの特
定領域の特定情報りを記憶手段１１に書き込む。また、
このインタフェース手段１４による読出し／書込み（ア
クセス）時に、計数手段１３が計数動作を行い、この計
数動作の度にインクリメントするアドレス信号ＡＳを記
憶手段１１に供給して、そのアドレスを選択するように
なっている。

演算処理手段１０は、特定情報りを記憶手段１１に書き
込むと共に、記憶手段１１に記憶されたインタフェース
手段１４からの特定情報りを読み込んで所望の処理を行
う。

１２は調停手段であり、インタフェース手段１４にコン
トロール信号ＣＬを供給することによって、インタフェ
ース手段１４のアクセスと、演算処理手段１０のアクセ
スとの調停を行う。

作　　　用上述した本発明によれば、インタフェース手段１４と、
演算処理手段１０との双方のアクセスが競合した際に、
調停手段１２からインタフェース手段１４にコントロー
ル信号ＣＬが供給され、これによってインタフェース手
段１４のアクセスが停止し、この間に演算処理手段１０
のアクセスが行われる。

従って、特定情報りの送受信が効率良く行われる。

まだ、従来においては特定情報処理装置に部品サイズの
大きい記憶手段を用いていたが、本発明においては記憶
手段１１のサイズが小さいので、その分、装置を小型に
することができる。

実　　施　　例以下、図面を参照して本発明の一実施例について説明す
る。

第２図は本発明の一実施例による特定情報処理装置のブ
ロック構成図である。

この図に示す特定情報処理装置ＩＡは、ＣＰＵを有する
マイコン部１０と、ＲＡＭＩＩと、調停部１２と、カウ
ンタ１３と、ＯＨＡインタフェース部１４とを具備して
構成されている。

ＲＡＭＩＩは、マイコン部１０及びＯＨＡインタフェー
ス部１４の双方の制御による特定データのアクセス対象
となる記憶手段である。

マイコン部１０は、ソフトウェアに基づ（制御によって
ＲＡＭＩＩへ特定データＤのアクセスを行う。このアク
セス、即ち、マイコン部１０による特定データＤの読出
し／書込みは、マイコン部１０からアドレスバス１６を
介してＲＡＭＩＩにアドレス信号ＡＳが出力されてＲＡ
ＭＩＩの記憶領域が選択され、更にマイコン部１０から
調停部１２ヘチップセレクト信号Ｃ３Ｉが供給されるこ
とによって調停部１２からＲＡＭＩＩヘチップセレクト
信号ＣＳ３が出力され、この時、マイコン部１０から調
停部１２ヘリード信号ＲＤＩ或いはライト信号ＷＲＩが
供給されることによって調停部１２からＲＡＭＩＩヘリ
ード信号ＲＤＩ或いはライト信号ＷＲ３が出力されて行
われる。

ＯＨＡインタフェース部１４は、同期多重化フレームの
オーバーバイトバイ）ＯＢを集配するためのインタフェ
ースであり、オーバーへッドノくイ）ＯＢのＪ１バイト
領域の特定データＤをＲＡＭ１１ヘアクセスする。この
ＯＨＡインタフェース部１４のアクセスは、８ＫＨｚの
動作周期で行われ、ＲＡＭ１１からの特定データＤの読
み出しは、１バイト単位で順次ＯＨＡインタフェース部
１４に読み出されて、オーバーへラドバイ）ＯＢのＪ１
バイト領域に順次収容され、６４バイト単位で送信され
る。また、ＲＡＭＩＩへの特定データＤの書き込みは、
ＯＨＡインタフェース部１４で受信されたオーバーヘッ
ドバイトのＪ１バイト領域の特定データＤが、１バイト
単位で順次ＲＡＭＩＩに出力され、合計６４バイトの特
定データＤがＲＡＭＩＩに記憶される。このように、Ｏ
ＨＡインタフェース部１４による特定データＤのアクセ
スは、６４バイトのサイクルで読出し／書込み動作を繰
り返すものであるので、Ｊ１バイト領域に収容される特
定データＤは、６４バイトサイクルで、繰り返し送受信
が行われることになる。

また、１バイト単位で、かつ６４バイトサイクルで行う
特定データＤのアクセスは、カウンタ１３のカウント動
作によるものである。即ちカウンタ１３は、初期値が「
０」となっており、○ＨＡインタフェース部１４からチ
ップセレクト信号Ｃ８２が供給される度に「１」〜「６
４」まで１つずつアップカウントし、その都度インクリ
メントするアドレス信号ＡＳがＲＡＭＩＩへ出力され、
ＲＡＭＩＩの記憶領域が選択される。更に、チップセレ
クト信号Ｃ３２は、カウンタ１３への供給と同時に、調
停部１２へも供給されるので、この供給によって調停部
１２からＲＡＭＩＩへチップセレクト信号Ｃ３３が出力
され、この時、調停部１２からＲＡＭＩＩへ出力される
リード信号ＲＤ３或いはライト信号ＷＲ３によって、特
定データＤの読出し／書込みが順次行われる。

従って、マイコン部１０及びＯＨＡインタフェース部１
４によるＲＡＭＩＩへの特定データＤのアクセスによれ
ば、マイコン部１０によって、特定データＤがデータバ
ス１５を介してＲＡＭＩＩに書き込まれ、この書き込ま
れた特定データＤがデータバス１５を介してＯＨＡイン
タフェース部１４の制御によって読み出されて送信され
る。また、ＯＨＡインタフェース部１４によって受信さ
れた特定データＤがＲＡＭＩＩに書き込まれ、更にマイ
コン部１０に読み出されて所望の処理が行われる。

調停部１２は、上述した動作の他にＲＡＭＩＩへのマイ
コン部１０からのアクセスとＯＨＡインタフェース部１
４からのアクセスとの競合を調停する。この調停を第３
１！Ｉに示すタイミングチャートを参照して説明する。

なお、この図に示す信号ＣＣ，Ｃ３Ｉ、Ｃ３２，Ｃ３３
は「Ｌ」レベルの場合がイネーブル状態、信号ＣＬはｒ
ｌ（Ｊレベルの場合がイネーブル状態とする。

第３図の■−■間に示すように、マイコン部１０から調
停部１２に供給されるチップセレクト信号Ｃ８１と、Ｏ
ＨＡインタフェース部１４から調停部１２に供給される
チップセレクト信号Ｃ３２とが競合したとする。この場
合、調停部１２からＯＨＡインタフェース部１４へ■−
■間に示スコントロール信号ＣＬが出力されて、チップ
セレクト信号Ｃ３２にウェイトがかかり、調停部１２か
らＲＡＭＩＩへ出力される■−■間に示すチップセレク
ト信号Ｃ３３が、マイコン部１０からのチップセレクト
信号Ｏ８１に基づくものとなる。これによって、マイコ
ン部１０からＲＡＭＩＩへの特定データＤのアクセスが
行われる。

また、■−■間において、マイコン部１０はプログラム
リードサイクルとなるた必にチップセレクト信号Ｃ３Ｉ
が出力されず、このためＣＰＵサイクル信号ＣＣで■−
■間よりも１サイクル遅れた■−■間において、チップ
セレクト信号Ｃ３２が有効となり、■−■間に示すチッ
プセレクト信号Ｃ３３が、信号Ｃ３２に基づくものとな
る。これによって、ＯＨＡインタフェース部１４からＲ
ＡＭＩＩへの特定データＤのアクセスが行われる。

但し、ＯＨＡインタフェース部１４からのチッブセレク
ト信号ＣＳ２は、マイコン部１０から調停部１２へ供給
されるシステムクロックＳＣＫとＣＰＵサイクル信号Ｃ
Ｃとによって、マイコン部１０からのチップセレクト信
号Ｃ３１とのタイミング合わせがなされており、チップ
セレクト信号Ｃ３Ｉ及びＣ３２の双方の競合時に、タイ
ミングの誤差が無くなるようにしである。

ところで、上述した調停においては、ＯＨＡインタフェ
ース部１４のアクセスが、マイコン部１０のアクセスに
対して、ＣＰＵサイクルで１サイクル遅れるタイミング
で行われるようになっている。これは、ＯＨＡインタフ
ェース部１４によるアクセスが、６４Ｋｂｉｔ／ｓ＋　
８ｂｉｔ　＝　８Ｋｂｙｔｅ／ｓのサイクルなので、次
のアクセスまで１２５μｓｅｃの間に調停処理を行えば
よく、ＣＰＵサイクルが動作速度に換算して１μｓｅｃ
であることに鑑みれば、ＣＰＵサイクルで１サイクルウ
エイトされても充分間に合うこともなる。

つまり、このように調停を行えば、従来のようにＣＰＵ
を停止することがないので、効率のよい調停を行うこと
ができる。

また、本発明においては、従来のような部品サイズの大
きいＤＰＲＡＭ等を用いなくともよいので、全体を小型
にすることができる。

発明の詳細な説明したように、本発明によれば、送受信時における
特定情報処理装置の記憶手段への特定情報のアクセスが
競合した場合に、効率的な調停を行うことができるので
、これによって特定情報の通信を高速化することができ
る効果がある。また、従来のように部品サイズの大きい
ＤＰＲＡＭ等を用いることがないので、装置全体を小型
にすることができる効果がある。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明の一実施例による特定情報処理装置のブ
ロック構成図、第３図は第２図のタイミングチャート、第４図は従来の
特定情報処理装置のブロック構成図である。１０・・・演算処理手段、１１・・・記憶手段、１２・・・調停手段、１３・・・計数手段、１４・・・インタフェース手段、Ｄ・・・特定情報、ＡＳ・・・アドレス信号、ＣＬ・・・コントロール信号。

Claims

【特許請求の範囲】端局間の同期通信網に同期多重化フレームを伝送して時
分割多重通信を行う同期通信網装置における特定情報処
理装置によって、該同期多重化フレームの特定領域に、
所望の特定情報を収容して送信すると共に、該特定領域
の特定情報を受信して所望の処理を行う同期通信網にお
ける特定情報処理装置による特定情報の通信方式におい
て、前記特定情報処理装置（１Ａ）に、前記特定情報（Ｄ）がアクセスされる記憶手段（１１）
と、前記同期多重化フレームの特定領域への該特定情報（Ｄ
）の受け渡しを行い、該記憶手段（１１）への該特定情
報（Ｄ）のアクセスを行うインタフェース手段（１４）
と、該インタフェース手段（１４）による該特定情報（Ｄ）
のアクセス時に計数動作を行い、該計数動作の度にイン
クリメントされるアドレス信号（ＡＳ）によって、該記
憶手段（１１）のアドレスを選択する計数手段（１３）
と、該記憶手段（１１）への該特定情報（Ｄ）のアクセスを
行う演算処理手段（１０）と、該インタフェース手段（１４）にコントロール信号（Ｃ
Ｌ）を供給することによって、該インタフェース手段（
１４）のアクセスと、該演算処理手段（１０）のアクセ
スとの調停を行う調停手段（１２）とを具備し、前記イ
ンタフェース手段（１４）のアクセスと、前記演算処理
手段（１０）のアクセスとが競合した際に、前記調停手
段（１２）から前記インタフェース手段（１４）にコン
トロール信号（ＣＬ）を供給することによって、該イン
タフェース手段（１４）のアクセスを停止させ、該演算
処理手段（１０）のアクセスを優先することを特徴とす
る同期通信網における特定情報処理装置による特定情報
の通信方式。