JPH04151701A - プロセス入出力制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、プロセス機器からのプロセスデータの収集
、監視制御、プロセス機器に対する制御データの出力を
高速で行うことのできるプロセス入出力制御システムに
関する。

（従来の技術） 従来、プロセス機器の制御のためにプロセス機器からの
プロセスデータを収集して演算処理し、プロセス機器の
状態を監視すると共に、プロセス機器に対して必要な制
御指令を出力することによりプロセス機器の制御を行う
プロセス入力制御システムとして、計算機とプロセス入
出力装置とで構成されるものが知られている。

この従来のプロセス入出力制御システムは、計算機とプ
ロセス入出力装置との間を専用の入出力制御装置を介し
て接続し、データの入出力制御は独自の手続きによって
実施していた。

しかしなから、このような独自の入出力制御装置を用い
て制御を行う場合には、計算機はプロセス入出力装置の
データの入出力処理を行うために長い時間を要し、計算
機側の負荷を大きくし、またプロセス入出力の高速化や
汎用化を困難にする問題点があった。

これらの問題点を解決してプロセス入出力を高速に行う
ようにする１つの解決策として、プロセス入出力装置が
計算機の主メモリと直接データを交換するＤＭＡ　（Ｄ
ｉｒｅｃｔ　　ＭｅｍｏｒｙＡｃｃｅｓｓ）方式か知ら
れている。このＤＭＡ方式の場合、プロセス入出力装置
のデータを高速周期で計算機の主メモリとやりとりする
ために、主メモリのアクセス頻度が上かり、計算機から
の主メモリアクセスが遅くなり、また装置か高価なもの
となる問題点かあった。

（発明か解決しようとする課題） 上記のように、従来のプロセス入出力制御システムでは
、プロセス入出力装置と計算機との間を専用の制御装置
で接続してプロセスデータのやりとりを行うシステムの
場合には、接続関係か複雑でインターフェースも複雑で
あり、入出力処理が遅くなる問題点があった。

またＤＭＡ方式を採用したシステムの場合には、計算機
の主メモリのアクセス頻度か上がり、計算機側で主メモ
リへのアクセス時間が遅くなる問題点があった＠ さらに、いずれの方式のプロセス入出力制御システムに
あっても、プロセス入出力装置と計算機との間でプロセ
スデータの入出力結果が正しいものであるかとうか容易
に判別できない問題点もあった。

この発明は、このような従来の問題点に鑑みてなされた
ものてあり、プロセス入出力装置と計算機との間でのプ
ロセスデータのやりとりか高速で行え、しかも計算機側
の主メモリのアクセスを遅くすることがなく、データの
信頼性も高く保つことのできるプロセス入出力制御シス
テムを提供することを目的とする。

［発明の構成コ （課題を解決するための手段） この発明のプロセス入出力制御システムは、プロセス機
器からのプロセス人力データを収集し、前記プロセス機
器にプロセス出力データを出力するプロセス入出力装置
と、前記プロセス入出力装置からプロセス人力データを
取り込んで演算処理し、プロセス制御状態を監視し、必
要なプロセス出力データを前記プロセス入出力装置に出
力する計算機と、前記プロセス入出力装置と計算機との
間に存在して、前記プロセス入出力装置と専用の入出力
ハスで接続され、前記計算機と汎用バスを介して接続さ
れ、内部に前記プロセス入出力装置からのプロセス入力
データと前記計算機からのプロセス出力データとを記憶
する内部メモリ、前記プロセス入出力装置との間でデー
タの入出力制御を行うプロセス入出力制御手段および前
記計算機との間でデータのやりとりのために汎用バス制
御を行う汎用バス制御手段を有する高速プロセス入出力
制御装置とを備えたものである。

（作用） この発明のプロセス入出力制御システムでは、計算機と
高速プロセス入出力制御装置との間は汎用ハスにて接続
され、高速プロセス入出力制御装置とプロセス入出力装
置と間は専用の入出力バスにて接続されている。そして
高速プロセス入出力制御装置は、内部メモリを備え、プ
ロセス入出力装置からのプロセス入力　データを取り込
んでこの内部メモリに書き込む。また計算機からプロセ
ス入出力装置に出力されるプロセス出力データも、高速
プロセス入出力制御装置内の内部メモリに格納した後、
プロセス入出力装置に出力する。

そこで、計算機は、高速プロセス入出力制御装置との間
のプロセス入出力データの入出力制御を、汎用バス上の
アドレスラインとデータラインの制御によって計算機の
主メモリ入出力と同様の手続きで行えるのである。

すなわち、計算機がプロセス入力データを取り込む場合
には、計算機はプロセス入力データのアドレスをアドレ
スラインに乗せると、高速プロセス入出力制御装置か指
定されたアドレスに相当する内部メモリ上のデータ（こ
のデータはそれまでにすでにプロセス入出力装置から入
出力バスを介して内部メモリ上に書き込まれている）を
取り出し、データラインに乗せて計算機側へ通知する。

逆に、計算機かプロセス出力データを出力する場合には
、計算機はプロセス出力データのアドレスをアドレスラ
インに、またプロセス出力データをデータラインに乗せ
ることにより、高速プロセス入出力制御装置は指定され
たアドレスに相当する内部メモリ上に指定されたプロセ
ス出力データを書き込み、汎用バスに完了信号を出力す
る。

こうして、プロセスデータを主メモリの読み出しと同一
の手続きによって入力することがてき、また主メモリへ
の書き込みと同一の手続によってプロセスデータの出力
を行うこともてき、主メモリへのアクセス頻度を上げる
ことなく、プロセスデータの入出力を高速で行うことが
できる。

（実施例） 以下、この発明の実施例を図に基づいて詳説する。

第１図はこの発明の一実施例のブロック図であり、第２
図は特に高速プロセス入出力制御装置の詳しい内部構成
を示すブロック図である。この実施例のプロセス入出力
制御システムは、計算機１と、高速プロセス入出力制御
装置２と、プロセス入出力装置３とから構成されており
、１１算機］と高速プロセス入出ツｊ制御装置２との間
は、計算機１側に備えられている汎用バス４を介して接
続され、また高速プロセス入出力制御装置２とプロセス
入出力装置３との間は、専用の入出力データバス５を介
して接続されている。

旧算機１はホストコンピュータのような大型、パーソナ
ルコンピュータのような小型など、プロセスの規模に応
して適宜の大きさのものが用いられるが、内部にはＣＰ
ＵＩ　１と主メモリ１２と、図に示されていないか、そ
の他の通常のコンピュタが備える種々の機器が備えられ
ており、これらと共に、内部各機器間のデータおよびア
ドレス信号のやりとりのための汎用バス４が備えられて
いる。

高速プロセス入出力制御装置２は第２図に詳しいように
、汎用バス４に対するデータの入出力制御を行う汎用バ
ス制御部２１と、内部メモリの書き込み、読み出し制御
を行う内部メモリ制御部２２と、プロセス入出力装置３
に対するデータの出力を制御するプロセス出力部２３と
、プロセス機器からの入力データ、プロセス機器に対す
る出力データを格納する内部メモリ２４と、プロセス入
出力装置３に対して定周期でプロセスデータを入力する
定周期プロセス入力部２５と、前記定周期プロセス入力
部２５に入力されるプロセスデータを監視し、データに
変化が生じたことを検出した時に汎用バス４を介して計
算機１にプロセスデータを送り出すように汎用バス制御
部２１に指令を与えるデータ変化検出部２６とを備えて
いる。

プロセス入出力装置３は、１種あるいは複数種のプロセ
ス機器６からデータを入力し、またそれらのプロセス機
器６に対してプロセス出力データ、指令信号なとを出力
するように接続されている。

次に、上記の構成のプロセス入出力制御システムの動作
について説明する。

計算機１からプロセス入出力装置３へのデータの読み出
しや書き込みは、汎用ハス４を通して高速プロセス入出
力制御装置２に伝えられ、この高速プロセス入出力制御
装置２かプロセス入出力装置３を制御することにより行
われる。

そこで、高速プロセス入出力制御装置２の動作について
説明すると、汎用ハス制御部２１は、汎用バス４を制御
して計算機１との間で、プロセス入出力データのアドレ
スとデータの交換を行う。

プロセスデータの入力の場合には、計算機１はプロセス
入力データのアドレスと入力指令とを汎用バス４へ出力
する。

すると、これを受けて、高速プロセス入出力制御装置２
の汎用バス制御部２１は前記アドレスを内部メモリ制御
部２２へ通知し、内部メモリ制御部２２は内部メモリ２
４より、指定されたアドレスのデータを取り出し、汎用
バス制御部２１へ渡ず。そして汎用バス制御部２１は、
渡されたブタを汎用バス４のデータラインに乗せて計算
機１へ出力する。

次に、プロセスデータの出力の場合には、計算機１は、
プロセス出力データのアドレスとプロセス出力データと
出力指令とを汎用バス４へ出力する。

すると、これを受けて、高速プロセス入出力制御装置２
の汎用バス制御部２１は、このアドレスとプロセス出力
データとを内部メモリ制御部２２へ通知し、内部メモリ
制御部２２は内部メモリ２４の指定されたアドレスへプ
ロセス出力データを書き込み、汎用ハス制御部２１とプ
ロセス出力部２３とにこの書き込みを通知し、この後、
汎用ハス制御部２１は、汎用バス４へ出力完了を通知す
る。

プロセス出力部２３は、指定されたアドレスと出力デー
タとをプロセス入出力装置３へ出力し、プロセス入出力
装置３は、このデータを受けて、対応するプロセス機器
にデータまたは指令信号なとを出力してプロセス機器の
制御を行う。

定周期プロセス入力部２５は一定周期でプロセス入出力
装置３よりデータを読み出し、内部メモリ２４へ格納す
る。このデータが、計算機１からプロセス入出力装置３
のデータ読み出しが要求された時に計算機１へ渡すプロ
セス入力データとなるものである。

次に、プロセス入力データの変化の検出と、計算機１へ
の通知を行う動作について説明する。

データ変化検出部２６は、定周期データ人力部２５が読
み出したデータと前回の内部メモリ２４のデータとを比
較し、変化したかどうか判別する。

そして、変化を検出した場合には、汎用バス制御部２１
に対してデータか変化したそのデータのアドレスとデー
タ自体とを、割り込みをかけて汎用バス４に乗せて計算
機１へ通知する。

これによって、計算機１側はいつもプロセスデータを比
較して変化を判別する負担をかけられることがなく、そ
の負荷を軽くすることができるようになる。

また、プロセス入出力データの信頼性を高めるために、
プロセス出力部２３と定周期プロセス入力部２５とは、
プロセス入出力装置３か実際にプロセス機器に対して出
力したそのプロセス出力データと、その出力の際のプロ
セス機器の状態データとをプロセス入出力信頼性データ
として内部メモリ２４へ格納する。この格納されたデー
タは、プロセス入出力の結果を示すものであり、計算機
１はプロセス入出力装置３のプロセス入出力データと同
様に、このプロセス入出力信頼性データを読み出すこと
により、そのプロセス入出力データの信頼性を確認する
ことかできるようになる。

このようにして、この実施例のプロセス入出力制御シス
テムでは、高速プロセス入出力制御装置２の介在により
、計算機１はプロセス入出力装置３固有の入出力手続き
を意識せずに主メモリと同一の手続きと速度でプロセス
データの入出力ができるようになり、プロセスデータ入
出力の高速化が可能となり、しかも、プロセス出力デー
タの読み出しやプロセスデータを出力した結果、プロセ
ス機器がとのように応答したかを知ることのできるプロ
セス入出力信頼性データを読み出すことにより、プロセ
スデータの入出力の信頼性を確認することもできる。

なお、この発明は上記の実施例に限定されるものではな
く、特許請求の範囲に記した技術的思想の範囲内で種々
の変化態様か可能であり、例えば、プロセス入出力装置
の複数台を］台の高速プロセス入出力制御装置に接続し
て計算機を接続するようにしてもよい。

また、上記の実施例ではプロセスデータの入出力の信頼
性を確認するための機能を備えたものとして説明したが
、このプロセス入出力信頼性データの使用は必要に応じ
て行えばよいものであり、高信頼性を求められないプロ
セス機器では特に使用する必要はなく、そのような機能
を省略することにより装置の簡略化を図ることもできる
。

［発明の効果コ 以上のようにこの発明によれば、計算機とプロセス入出
力装置との間に汎用バスを介して高速プロセス入出力制
御装置を介在させ、この高速プロセス入出力制御装置に
独自のデータ入出力制御手段と内部メモリとを持たせ、
プロセス入出力装置との間でのデータのやりとりを単独
でてきるようにし、しかも計算機との間でのプロセス入
出力データの交換は汎用バスを介して内部メモリによっ
て行うようにしているので、計算機からは主メモリへの
アクセスと同様の手続きによってプロセスデータの入出
力が可能であり、従来のＤＭＡ方式のように計算機側の
主メモリに対して頻繁にアクセスすることなく高速でプ
ロセスデータの入出力処理を行うことかできる。

しかも、高速プロセス入出力制御装置は、プロセス入出
力装置とデータのやりとりを行なった際のプロセス入出
力装置の機器の状態を、高速プロセス入出力装置内の内
部メモリに乗せ、計算機からの読み出しを可能にするよ
うにすれば、プロセス機器に対する制御指令に対する応
答結果の確認やプロセス人力時の入力データの信頼性を
確認することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図は上
記実施例における高速プロセス入出力制御装置の詳しい
内部構成を示すブロック図である。 ］・・・Ｊ１算機 ２・・・高速プロセス入出力制御装置 ３・・・プロセス入出力装置 ４・・・汎用ハス　　　　　５・入出力ハス６・・プロ
セス機器　　１］・・・ＣＰＵ１２・・主メモリ　　　
　２１・・・汎用バス制御部２２・内部メモリ制御部 ２３・・・プロセス出力部　２４　内部メモリ２５・・
・定周期プロセス入力部 ２６・・・データ変化検出部

Claims (1)

1. 【特許請求の範囲】 プロセス機器のプロセス入力データを収集し、前記プロ
   セス機器にプロセス出力データを出力するプロセス入出
   力装置と、 前記プロセス入出力装置からプロセス入力データを取り
   込んで演算処理し、プロセス制御状態を監視し、必要な
   プロセス出力データを前記プロセス入出力装置に出力す
   る計算機と、 前記プロセス入出力装置と計算機との間に存在して、前
   記プロセス入出力装置と専用の入出力バスで接続され、
   前記計算機と汎用バスを介して接続され、内部に前記プ
   ロセス入出力装置からのプロセス入力データと前記計算
   機からのプロセス出力データとを記憶する内部メモリと
   、前記プロセス入出力装置との間でデータの入出力制御
   を行うプロセス入出力制御手段と、前記計算機との間で
   データのやりとりのために汎用バス制御を行う汎用バス
   制御手段とを有する高速プロセス入出力制御装置とを備
   えて成るプロセス入出力制御システム。