JPH04152531A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04152531A JPH04152531A JP2276782A JP27678290A JPH04152531A JP H04152531 A JPH04152531 A JP H04152531A JP 2276782 A JP2276782 A JP 2276782A JP 27678290 A JP27678290 A JP 27678290A JP H04152531 A JPH04152531 A JP H04152531A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- metal wiring
- silicon film
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ概 要）
不純物を含む多結晶シリコンより形成したトランジスタ
の電極に金属配線をコンタクトさせる工程を含む半導体
装置の製造方法に関し、トランジスタのエミッタ等の電
極を構成する多結晶シリコン膜とこれに接続される金属
配線とのコンタクト抵抗を低減することを目的とし、ト
ランジスタの′Ｉ：１８ｉｌ材料となる多結晶シリコン
膜に２種以上の不純物をそれぞれ固溶度まで含有させる
工程と、前記多結晶シリコン膜の上に金属性配線層を形
成する工程とを含み構成する。
の電極に金属配線をコンタクトさせる工程を含む半導体
装置の製造方法に関し、トランジスタのエミッタ等の電
極を構成する多結晶シリコン膜とこれに接続される金属
配線とのコンタクト抵抗を低減することを目的とし、ト
ランジスタの′Ｉ：１８ｉｌ材料となる多結晶シリコン
膜に２種以上の不純物をそれぞれ固溶度まで含有させる
工程と、前記多結晶シリコン膜の上に金属性配線層を形
成する工程とを含み構成する。
本発明は、半導体装置の製造方法に関し、より詳しくは
、不純物を含む多結晶シリコンより形成したトランジス
タの電極に金属配線をコンタクトさせる工程を含む半導
体装置の製造方法に関する。
、不純物を含む多結晶シリコンより形成したトランジス
タの電極に金属配線をコンタクトさせる工程を含む半導
体装置の製造方法に関する。
［従来の技術］
シリコン基板にバイポーラトランジスタを形成する工程
を例示すると次のようになる。
を例示すると次のようになる。
即ち、第２図に見られるように、ｐ型シリコン基板ａの
上にｎ′″型埋込層す及びｎ型コレクタ層Ｃを積層した
後に、エミッタ形成領域周囲のコレクタ層Ｃと選択酸化
膜ｄの上に、絶縁膜ｒに覆われたベース引出電極ｅを形
成する。
上にｎ′″型埋込層す及びｎ型コレクタ層Ｃを積層した
後に、エミッタ形成領域周囲のコレクタ層Ｃと選択酸化
膜ｄの上に、絶縁膜ｒに覆われたベース引出電極ｅを形
成する。
この後に、ベース引出電極ｅの中の窓ｇを通してコレク
タ層Ｃに硼素等のｐ型不純物を注入する（第２図（ａ）
）。
タ層Ｃに硼素等のｐ型不純物を注入する（第２図（ａ）
）。
次に、全体に多結晶シリコン膜りを積層し、その中に砒
素イオン（Ａｓ・）を注入した後に、この多結晶シリコ
ン）Ｉｈをパターニングして窓ｇの内部とその周辺にそ
の膜りを残存させてエミッタ上山電極ｉを形成する（第
２図（ｂ））。
素イオン（Ａｓ・）を注入した後に、この多結晶シリコ
ン）Ｉｈをパターニングして窓ｇの内部とその周辺にそ
の膜りを残存させてエミッタ上山電極ｉを形成する（第
２図（ｂ））。
さらに、第２図（ｃ）に示すように、コレクタ層Ｃに注
入されたｐ型不純物を拡散して内部ベース層ｊを形成し
、また、エミッタ引出電極ｉの砒素を活性化するととも
に、その砒素をエミッタ形成領域に拡散させることによ
り、内部ベース層ｊの上にエミツタ層ｋを形成する。同
時に、ベース引出電極ｅ内部の不純物をコレクタ層Ｃの
上部に拡散して外部ベース層１を形成する。
入されたｐ型不純物を拡散して内部ベース層ｊを形成し
、また、エミッタ引出電極ｉの砒素を活性化するととも
に、その砒素をエミッタ形成領域に拡散させることによ
り、内部ベース層ｊの上にエミツタ層ｋを形成する。同
時に、ベース引出電極ｅ内部の不純物をコレクタ層Ｃの
上部に拡散して外部ベース層１を形成する。
この後に、エミッタ引出電極１は、眉間絶縁膜ｍの窓を
通してアルミニウム配線層ｎに接続されることになる。
通してアルミニウム配線層ｎに接続されることになる。
ところで、エミッタ引出電極ｉとなる多結晶シリコンｌ
ｈＯ中の砒素は、一般に固溶度まで注入される。これは
、多結晶シリコン膜りとアルミニウム電極層ｎとのコン
タクト抵抗が多結晶シリコン膜り中のキャリア濃度の平
方根に反比例して低減するからである。
ｈＯ中の砒素は、一般に固溶度まで注入される。これは
、多結晶シリコン膜りとアルミニウム電極層ｎとのコン
タクト抵抗が多結晶シリコン膜り中のキャリア濃度の平
方根に反比例して低減するからである。
また、砒素を用いるのは、シリコンに対してドナー不純
物となる元素の中で最も固溶度が大きいからである。
物となる元素の中で最も固溶度が大きいからである。
一方、エミッタ・ベース間の寄生容量を低減するために
エミツタ層にの寸法を縮小すると、エミッタ引出電極ｉ
とアルミニウム電極層ｎとのコンタクト面積が小さくな
ってコンタクト抵抗が増大するので、可能な限り不純物
濃度を大きくする必要がある。
エミツタ層にの寸法を縮小すると、エミッタ引出電極ｉ
とアルミニウム電極層ｎとのコンタクト面積が小さくな
ってコンタクト抵抗が増大するので、可能な限り不純物
濃度を大きくする必要がある。
しかし、砒素を固溶度以上に注入すると、不純物が析出
するだけであって、コンタクト抵抗が低減することには
ならない。
するだけであって、コンタクト抵抗が低減することには
ならない。
本発明はこのような問題に鑑みてなされたものであって
、エミッタ等の電極を構成する多結晶シリコン膜とこれ
に接続される金属配線層とのコンタクト抵抗を低減する
ことができる半導体装置の製造方法を提供することを目
的とする。
、エミッタ等の電極を構成する多結晶シリコン膜とこれ
に接続される金属配線層とのコンタクト抵抗を低減する
ことができる半導体装置の製造方法を提供することを目
的とする。
上記した課題は、第１図に例示するように、ｎｐｎバイ
ポーラトランジスタのエミッタ材料となる多結晶シリコ
ン膜に、砒素を固溶度まで含ませるとともに、燐を含有
させる工程と、前記多結晶シリコン膜の上に金属配線層
を形成する工程とを有することを特徴とする半導体装置
の製造方法、または、ｎｐｎバイポーラトランジスタの
エミッタ材料となる多結晶シリコン膜に、砒素を固溶度
まで含ませるとともに、燐及びアンチモンを含有させる
工程と、前記多結晶シリコン膜の上に金属配線層を形成
する工程とを有することを特徴とする半導体装置の製造
方法、 または、トランジスタの電極材料となる多結晶シリコン
膜に２種以上の不純物をそれぞれ固溶度まで含有させる
工程と、前記多結晶シリコン膜の上に金属配線層を形成
する工程とを有することを特徴とする半導体装置の製造
方法によって達成する。
ポーラトランジスタのエミッタ材料となる多結晶シリコ
ン膜に、砒素を固溶度まで含ませるとともに、燐を含有
させる工程と、前記多結晶シリコン膜の上に金属配線層
を形成する工程とを有することを特徴とする半導体装置
の製造方法、または、ｎｐｎバイポーラトランジスタの
エミッタ材料となる多結晶シリコン膜に、砒素を固溶度
まで含ませるとともに、燐及びアンチモンを含有させる
工程と、前記多結晶シリコン膜の上に金属配線層を形成
する工程とを有することを特徴とする半導体装置の製造
方法、 または、トランジスタの電極材料となる多結晶シリコン
膜に２種以上の不純物をそれぞれ固溶度まで含有させる
工程と、前記多結晶シリコン膜の上に金属配線層を形成
する工程とを有することを特徴とする半導体装置の製造
方法によって達成する。
本発明によれば、トランジスタの電極に用いられる多結
晶シリコン膜に注入する不純物を２種以上にしている０
例えば、ｎｐｎ ）ランジスタのエミッタ材料となる多
結晶シリコン膜に砒素イオンを固溶度まで注入するとと
もに、燐イオン、アンチモンイオン等を注入するように
している。
晶シリコン膜に注入する不純物を２種以上にしている０
例えば、ｎｐｎ ）ランジスタのエミッタ材料となる多
結晶シリコン膜に砒素イオンを固溶度まで注入するとと
もに、燐イオン、アンチモンイオン等を注入するように
している。
この場合、シリコンに対する各元素の固溶度は独立であ
るため、複数の元素、例えば砒素と燐、あるいは砒素、
燐及びアンチモンを多結晶シリコン膜に含ませてキャリ
ア数を増加させることは可能であり、キャリア数を増加
させることにより金属配線とのコンタクト抵抗が低減す
ることになる。
るため、複数の元素、例えば砒素と燐、あるいは砒素、
燐及びアンチモンを多結晶シリコン膜に含ませてキャリ
ア数を増加させることは可能であり、キャリア数を増加
させることにより金属配線とのコンタクト抵抗が低減す
ることになる。
そこで、以下に本発明の詳細を図面に基づいて説明する
。
。
第１図は、本発明の一実施例の工程を示す断面図であっ
て、図中符号１は、ｐ型のシリコン基板で、このシリコ
ン基板１の上層にはｎ゛型埋込層２が不純物拡散によっ
て形成され、また、埋込層２の上にはシリコンよりなる
ｎ型コレクタ層３がエピタキシャル成長されている。
て、図中符号１は、ｐ型のシリコン基板で、このシリコ
ン基板１の上層にはｎ゛型埋込層２が不純物拡散によっ
て形成され、また、埋込層２の上にはシリコンよりなる
ｎ型コレクタ層３がエピタキシャル成長されている。
さらに、コレクタ層３の表面のうち、ベース形成領域Ｂ
及びコレクタコンタクト領域Ｃの周囲には選択酸化膜４
が形成され、また、コレクタコンタクト領域Ｃには選択
酸化膜４をマスクにしてｎ型不純物イオンが注入されて
おり、これにより埋込層２に到達するコレクタコンタク
ト層５が形成されている（第１図（ａ））。
及びコレクタコンタクト領域Ｃの周囲には選択酸化膜４
が形成され、また、コレクタコンタクト領域Ｃには選択
酸化膜４をマスクにしてｎ型不純物イオンが注入されて
おり、これにより埋込層２に到達するコレクタコンタク
ト層５が形成されている（第１図（ａ））。
この後に、ＣＶＤ法によって第一の多結晶シリコンＭ６
を３０Ｏｎ−の厚さに成長し、この中に硼素イオンをド
ーズ量Ｉ Ｘ １０ ”／ｃｄの条件で注入してから、
さらに、膜厚４００ｎｍの５ｔ（ｈ膜７をＣＶＤ法によ
り積層する（第１図（ｂ））。
を３０Ｏｎ−の厚さに成長し、この中に硼素イオンをド
ーズ量Ｉ Ｘ １０ ”／ｃｄの条件で注入してから、
さらに、膜厚４００ｎｍの５ｔ（ｈ膜７をＣＶＤ法によ
り積層する（第１図（ｂ））。
次に、フォトリソグラフィー法により多結晶シリコン膜
６及び５ｉ０２膜７をパターニングしてベース形成領域
Ｂの中央にあるエミッタ形成領域Ｅの上に開口部８を形
成するとともに、エミッタ形成領域Ｅから選択酸化膜４
の上に至る領域のみに多結晶シリコン膜６を残存させる
。このようにしてパターニングされた多結晶シリコン膜
６はベース引出電極９となる（第１図（Ｃ））。
６及び５ｉ０２膜７をパターニングしてベース形成領域
Ｂの中央にあるエミッタ形成領域Ｅの上に開口部８を形
成するとともに、エミッタ形成領域Ｅから選択酸化膜４
の上に至る領域のみに多結晶シリコン膜６を残存させる
。このようにしてパターニングされた多結晶シリコン膜
６はベース引出電極９となる（第１図（Ｃ））。
ついで、エミッタ形成領域Ｅにあるコレクタ層３の上面
に薄い熱酸化ｒｌ！１．１０形成した後に、開口部８を
通して硼素イオンをドーズ量５Ｘ１０”／ｃｊの条件で
コレクタ層３の上層に注入する。
に薄い熱酸化ｒｌ！１．１０形成した後に、開口部８を
通して硼素イオンをドーズ量５Ｘ１０”／ｃｊの条件で
コレクタ層３の上層に注入する。
次に、ＣＶＤ法により全体にｓ ＋ ＯｚＨｆ！ （図
示せず）を形成した後にこの膜をＲＩＥ法によって異方
性エツチングし、ベース引出電極９の側部にそのＳｉＯ
□膜を残すことにより絶縁性サイドウオール１２を形成
する。なお、熱酸化膜１０は異方性エツチングの際に除
去される。
示せず）を形成した後にこの膜をＲＩＥ法によって異方
性エツチングし、ベース引出電極９の側部にそのＳｉＯ
□膜を残すことにより絶縁性サイドウオール１２を形成
する。なお、熱酸化膜１０は異方性エツチングの際に除
去される。
この後に、基板温度を６００℃に加熱してＣＶＤ法によ
り膜厚２００ｎｍの第二の多結晶シリコンＭ １３ ヲ
１ｉｉｔル（第１ 図（ｄ））。
り膜厚２００ｎｍの第二の多結晶シリコンＭ １３ ヲ
１ｉｉｔル（第１ 図（ｄ））。
これに続いて、イオン注入法により砒素イオン（Ａｓ”
）を多結晶シリコンＷ！Ｘ１３中にドーピングする。
）を多結晶シリコンＷ！Ｘ１３中にドーピングする。
この場合のイオン注入の加速エネルギーは８０ｋｅＶ、
ドーズ量は２Ｘ１０′＆／ｃｊであり、これにより多結
晶シリコンＷ４１３中の砒素濃度を２ＸＩＯ”／ｃｄと
する。この濃度は、シリコンにおける燐の固溶度である
。
ドーズ量は２Ｘ１０′＆／ｃｊであり、これにより多結
晶シリコンＷ４１３中の砒素濃度を２ＸＩＯ”／ｃｄと
する。この濃度は、シリコンにおける燐の固溶度である
。
そして、窒素雰囲気中で温度１０００ ’Ｃ１１５秒の
熱処理を行って、多結晶シリコン膜１３中の砒素を活性
化するとともに一様に分布させる一方、その砒素を開口
部８を通してコレクタＮ３中に拡散してｎ型エミツタ層
１４を形成する（第１図（ｅ））、この場合、開口部８
がら注入した硼素が拡散し、エミツタ層１４の下にｐ型
内部ベースＮ１５が形成される。さらに、ベース引出電
極９内の硼素が活性化して導電性を有することになる一
方、その硼素が下方に拡散してコレクタ層３の上層まで
達し、この拡散層がｐ型外部ベース層１１となる。
熱処理を行って、多結晶シリコン膜１３中の砒素を活性
化するとともに一様に分布させる一方、その砒素を開口
部８を通してコレクタＮ３中に拡散してｎ型エミツタ層
１４を形成する（第１図（ｅ））、この場合、開口部８
がら注入した硼素が拡散し、エミツタ層１４の下にｐ型
内部ベースＮ１５が形成される。さらに、ベース引出電
極９内の硼素が活性化して導電性を有することになる一
方、その硼素が下方に拡散してコレクタ層３の上層まで
達し、この拡散層がｐ型外部ベース層１１となる。
この後に、注入エネルギー２５ ｋｅν、ドーズ量５
Ｘ １０ ”／ｃ−の条件で、多結晶シリコンＷ９１３
の表面から１１００ｎの深さまで燐イオン（Ｐ゛）を注
入した後、これを活性化するために温度８゜０℃で１０
分間の熱処理を行う（第１図（ｆ））、これにより、多
結晶シリコン膜１３の上層部に燐が５ Ｘ １０ ”／
ｃｄの濃度で含まれることになる。この濃度は、燐の固
溶度である。
Ｘ １０ ”／ｃ−の条件で、多結晶シリコンＷ９１３
の表面から１１００ｎの深さまで燐イオン（Ｐ゛）を注
入した後、これを活性化するために温度８゜０℃で１０
分間の熱処理を行う（第１図（ｆ））、これにより、多
結晶シリコン膜１３の上層部に燐が５ Ｘ １０ ”／
ｃｄの濃度で含まれることになる。この濃度は、燐の固
溶度である。
次に、フォトリソグラフィー法によって多結晶シリコン
膜１３をパターニングし、これをエミッ夕形成領域Ｅ、
コレクタコンタクト領域Ｃ及びそれらの周辺に残存させ
、エミッタ引出電極１６とコレクタ引出電極１７を形成
する（第１図（ｇ））。
膜１３をパターニングし、これをエミッ夕形成領域Ｅ、
コレクタコンタクト領域Ｃ及びそれらの周辺に残存させ
、エミッタ引出電極１６とコレクタ引出電極１７を形成
する（第１図（ｇ））。
このような処理を終えた後に、ＰＳＧよりなる層間絶縁
膜１８をＣＶＤ法によって全体に形成するとともに、こ
れをバターニングしてエミッタ上山電極１６、コレクタ
引出電極Ｉ７の上にコンタクトホール１９．２０を形成
する。さらに、へ−ス引出電極９の上のＳｉｎｇ膜７及
び層間絶縁膜１８をバターニングして第３のコンタクト
ホール２１を形成する（第１図（ｈ））。
膜１８をＣＶＤ法によって全体に形成するとともに、こ
れをバターニングしてエミッタ上山電極１６、コレクタ
引出電極Ｉ７の上にコンタクトホール１９．２０を形成
する。さらに、へ−ス引出電極９の上のＳｉｎｇ膜７及
び層間絶縁膜１８をバターニングして第３のコンタクト
ホール２１を形成する（第１図（ｈ））。
この後に、スパッタ法等によって全体にアルミニうム膜
２２を形成しく第１図（ｉ））、これをフォトリソグラ
フィー法によってバターニングして、コンタクトホール
１９〜２１内を通る金属配線層２３〜２５を形成する（
第１図（ｊ））。
２２を形成しく第１図（ｉ））、これをフォトリソグラ
フィー法によってバターニングして、コンタクトホール
１９〜２１内を通る金属配線層２３〜２５を形成する（
第１図（ｊ））。
このようにして形成された半導体装置において、エミッ
タ引出電極１６を構成する多結晶シリコン膜１３に砒素
を含有させるだけでなく、砒素と同様にドナー不純物と
なる燐をドーピングしている。
タ引出電極１６を構成する多結晶シリコン膜１３に砒素
を含有させるだけでなく、砒素と同様にドナー不純物と
なる燐をドーピングしている。
この場合、シリコンに対する各元素の固溶度は独立であ
るために、燐を加えた分だけ多結晶シリコンＩＱ！１３
中のキャリア数が増加し、この結果、金属配線層２３と
のコンタクト抵抗が低減することになる。
るために、燐を加えた分だけ多結晶シリコンＩＱ！１３
中のキャリア数が増加し、この結果、金属配線層２３と
のコンタクト抵抗が低減することになる。
上記した実施例では、エミッタ引出電極１６に砒素と燐
を固溶度まで含有させており、しかも、コンタクト抵抗
はキャリア濃度の平方根に反比例するので、砒素を固溶
度まで含ませた場合に比べてコンタクト抵抗は８９％低
減する。
を固溶度まで含有させており、しかも、コンタクト抵抗
はキャリア濃度の平方根に反比例するので、砒素を固溶
度まで含ませた場合に比べてコンタクト抵抗は８９％低
減する。
また、上記した実施例ではコレクタ引出電極１７と金属
配線層２４のコレクタ抵抗も低減することになる。
配線層２４のコレクタ抵抗も低減することになる。
なお、上記した実施例は、ｎｐｎ型トランジスタについ
て説明したが、Ｐｎｐ型トランジスタのエミッタ引出電
極となる多結晶シリコン膜にＰ型不純物を２種以上ドー
プしてコンタクト抵抗を小さくすることができる。
て説明したが、Ｐｎｐ型トランジスタのエミッタ引出電
極となる多結晶シリコン膜にＰ型不純物を２種以上ドー
プしてコンタクト抵抗を小さくすることができる。
また、上記した実施例はイオン注入法によって多結晶シ
リコン膜中に不純物を含ませたものであるが、膜の形成
と同時に不純物を含有させるようにしてもよい。
リコン膜中に不純物を含ませたものであるが、膜の形成
と同時に不純物を含有させるようにしてもよい。
〔発明の効果］
本発明によれば、エミッタ等の電極材料となる多結晶シ
リコン膜に含ませる不純物を２種以上にしたので、シリ
コンに対する固溶度が独立となる各元素によって膜中の
キャリア数を増加させることができ、多結晶シリコン膜
の上に形成される金属配線とのコンタクト抵抗を低減す
ることが可能になる。
リコン膜に含ませる不純物を２種以上にしたので、シリ
コンに対する固溶度が独立となる各元素によって膜中の
キャリア数を増加させることができ、多結晶シリコン膜
の上に形成される金属配線とのコンタクト抵抗を低減す
ることが可能になる。
第１図は、本発明の一実施例を示す断面図、第２図は、
従来方法の一例を示す断面図である。 （符号の説明） ｌ・・・シリコン基板、 ２・・・埋込層、 ３・・・コレクタ層、 ４・・・選択酸化膜、 ５・・・コンタクト層 ６．１３・・・多結晶シリコン膜、 ７・・・ｓＩｏｚＭ、 ９・・・ベース引出電極、 １０・・・熱酸化膜、 １１・・・外部ベース層、 １２・・・サイドウオール、 １４・・・エミツタ層、 １５・・・内部ベース層、 Ｉ６・・・エミッタ引出電極、 １７・・・コレクタ引出電極、 ２４〜２６・・・金属配線層。 出 願 人 富士通株式会社
従来方法の一例を示す断面図である。 （符号の説明） ｌ・・・シリコン基板、 ２・・・埋込層、 ３・・・コレクタ層、 ４・・・選択酸化膜、 ５・・・コンタクト層 ６．１３・・・多結晶シリコン膜、 ７・・・ｓＩｏｚＭ、 ９・・・ベース引出電極、 １０・・・熱酸化膜、 １１・・・外部ベース層、 １２・・・サイドウオール、 １４・・・エミツタ層、 １５・・・内部ベース層、 Ｉ６・・・エミッタ引出電極、 １７・・・コレクタ引出電極、 ２４〜２６・・・金属配線層。 出 願 人 富士通株式会社
Claims (3)
- （１）ｎｐｎバイポーラトランジスタのエミッタ材料と
なる多結晶シリコン膜に、砒素を固溶度まで含ませると
ともに、燐を含有させる工程と、前記多結晶シリコン膜
の上に金属配線層を形成する工程とを有することを特徴
とする半導体装置の製造方法。 - （２）ｎｐｎバイポーラトランジスタのエミッタ材料と
なる多結晶シリコン膜に、砒素を固溶度まで含ませると
ともに、燐及びアンチモンを含有させる工程と、 前記多結晶シリコン膜の上に金属配線層を形成する工程
とを有することを特徴とする半導体装置の製造方法。 - （３）トランジスタの電極材料となる多結晶シリコン膜
に２種以上の不純物をそれぞれ固溶度まで含有させる工
程と、 前記多結晶シリコン膜の上に金属配線層を形成する工程
とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2276782A JPH04152531A (ja) | 1990-10-16 | 1990-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2276782A JPH04152531A (ja) | 1990-10-16 | 1990-10-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04152531A true JPH04152531A (ja) | 1992-05-26 |
Family
ID=17574294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2276782A Pending JPH04152531A (ja) | 1990-10-16 | 1990-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04152531A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471085A (en) * | 1993-10-04 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with polycrystalline silicon emitter conductive layer |
| US6433366B1 (en) | 1999-07-27 | 2002-08-13 | Sharp Kabushiki Kaisha | Circuit-incorporating light receiving device and method of fabricating the same |
-
1990
- 1990-10-16 JP JP2276782A patent/JPH04152531A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471085A (en) * | 1993-10-04 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with polycrystalline silicon emitter conductive layer |
| US6433366B1 (en) | 1999-07-27 | 2002-08-13 | Sharp Kabushiki Kaisha | Circuit-incorporating light receiving device and method of fabricating the same |
| US6593165B2 (en) | 1999-07-27 | 2003-07-15 | Sharp Kabushiki Kaisha | Circuit-incorporating light receiving device and method of fabricating the same |
| KR100394212B1 (ko) * | 1999-07-27 | 2003-08-09 | 샤프 가부시키가이샤 | 회로-내장 수광 장치 및 그의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JPH05347383A (ja) | 集積回路の製法 | |
| US4343080A (en) | Method of producing a semiconductor device | |
| US4735912A (en) | Process of fabricating a semiconductor IC device | |
| JP2002083876A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63261746A (ja) | バイポ−ラ型半導体集積回路装置の製造方法 | |
| US5198373A (en) | Process for fabricating a semiconductor device | |
| JPH0758121A (ja) | 半導体装置及びその製造方法 | |
| JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPS6241426B2 (ja) | ||
| JP2708764B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2828264B2 (ja) | 半導体装置の製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JPS60235464A (ja) | 半導体装置の製造方法 | |
| JPS63278347A (ja) | 半導体装置およびその製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH03138948A (ja) | 半導体集積回路およびその製造方法 | |
| JPH03142843A (ja) | 半導体集積回路の製造方法 | |
| JPH0132669B2 (ja) | ||
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01161764A (ja) | 半導体集積回路の製造方法 | |
| JPH0684930A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0650740B2 (ja) | 半導体装置 |