JPH04152693A - 多層配線基板および多層配線基板の製造方法 - Google Patents

多層配線基板および多層配線基板の製造方法

Info

Publication number
JPH04152693A
JPH04152693A JP2278110A JP27811090A JPH04152693A JP H04152693 A JPH04152693 A JP H04152693A JP 2278110 A JP2278110 A JP 2278110A JP 27811090 A JP27811090 A JP 27811090A JP H04152693 A JPH04152693 A JP H04152693A
Authority
JP
Japan
Prior art keywords
ceramic
layers
multilayer wiring
thin film
wiring layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2278110A
Other languages
English (en)
Other versions
JP2551224B2 (ja
Inventor
Hisashi Ishida
尚志 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2278110A priority Critical patent/JP2551224B2/ja
Priority to CA002053448A priority patent/CA2053448C/en
Priority to EP91117690A priority patent/EP0481472B1/en
Priority to DE69120198T priority patent/DE69120198T2/de
Priority to US07/778,242 priority patent/US5382757A/en
Publication of JPH04152693A publication Critical patent/JPH04152693A/ja
Priority to US08/001,726 priority patent/US5337466A/en
Application granted granted Critical
Publication of JP2551224B2 publication Critical patent/JP2551224B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は多層配線基板およびその製造方法に関し、特に
絶縁層とメタル層とを交互に積層して形成される部分で
ある薄膜多層配線部の層構成に関する。
従来技術 従来、多層配線基板においては、セラミック多層基板上
に形成される薄膜多層配線部が単にポリイミド樹脂によ
る絶縁層と金属配線層のメタル層とが交互に積層された
構造となっていた。
また、下層から順番に要求される層数まで一連の工程が
繰返されて、絶縁層とメタル層とが積層されていた。
このような従来の多層配線基板では、近年の高密度実装
に要求される層数を形成しようとした場合、ポリイミド
樹脂による絶縁層と金属配線層のメタル層とからなる薄
膜多層配線部の膜厚が厚くなるため、薄膜形成時に基板
に加わる熱ストレスによりセラミック多層配線基板と絶
縁層に使用されるポリイミド樹脂やメタル金属との熱膨
張率の違いから境界面で発生する残留応力の影響でポリ
イミド樹脂のクラックやセラミック多層基板がらのはが
れ、あるいはセラミック多層基板の割れなどといった弊
害が発生するという欠点がある。
また、下層から順番に要求される層数まで一連の工程が
繰返されて積層されていたので、セラミック多層基板上
に形成しなければならない薄膜多層配線部の層数が多く
なってくると、その製造に時間がかかりすぎるという欠
点がある。
発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、ポリイミド樹脂のクラックやセラミック
多層基板からのはがれ、あるいはセラミック多層基板の
割れなどといった弊害を減少させることができ、製造時
間を短縮することができる多層配線基板およびその製造
方法の提供を目的とする。
発明の構成 本発明による多層配線基板は、導体配線層と有機樹脂の
絶縁層とが交互に積層されて形成された第１および第２
の薄膜多層配線層と、前記第１および第２の薄膜多層配
線層の間に形成され、前記第１および第２の薄膜多層配
線層を電気的に接続するスルーホールを含むセラミック
基板とを有することを特徴とする。
本発明による多層配線基板の製造方法は、セラミック多
層基板上に導体配線層と有機樹脂の絶縁層とを交互に積
層して形成する第１の工程と、所定位置にスルーホール
を有するセラミック基板を予め準備する第２の工程と、
前記セラミック基板の表面および裏面に、導体配線層と
有機樹脂の絶縁層とを交互に積層し、前記スルーホール
を介して相互に電気的に接続された第１および第２の薄
膜多層配線層を形成する第３の工程と、前記第３の工程
により形成された前記セラミック基板を前記セラミック
多層基板上に積み重ね、加圧加熱状態で前記セラミック
基板と前記セラミック多層基板とを一体化する第４の工
程とからなることを特徴とする。
実施例 次に、本発明の一実施例について図面を参照して説明す
る。
第１図は本発明の一実施例を示す断面図である。
図において、セラミック多層基板１は内部に導体層を有
し、その上にポリイミド樹脂の絶縁層と金属配線のメタ
ル層とが交互に積層されて形成された薄膜多層配線層２
３〜２Ｃと、それらの薄膜多層配線層２３〜２ｃ間を電
気的に接続するスルーホール４を有するセラミック基板
３ａ、３ｂとが交互に積層されている。
本実施例においては土台となるセラミック多層基板１と
して１００ｍｍ　Ｘ　１００ｍ５＋で３ＩＩＭの厚さの
ものを用いており、セラミック基板３ａ、３ｂの厚さは
０．５ｍｓである。
薄膜多層配線層２ａ〜２ｃは夫々従来通りの工程で形成
される。
すなわち、基板上にスパッタ薄膜を形成し、ポジ型ホト
レジストを塗布した後に露光現像工程を通してパターン
を形成する。
このパターンにメツキ金属として金を使用して電解メツ
キを施し、薄膜多層配線層２ａ〜２ｃのメタル層を形成
している。
絶縁層には感光性ポリイミド樹脂を使用し、露光現像工
程を行ってヴイアホールを形成している。
薄膜多層配線層２ａの絶縁に使用されるポリイミド樹脂
の熱膨張係数は基板に使用されるセラミックの熱膨張係
数と比較して大きいため、積層工程で基板に加わる熱ス
トレスによって両者の間に残留応力が発生する。
これは特にポリイミド樹脂層の周辺部で顕著に現れ、セ
ラミック基板がポリイミド樹脂層に引っ張られる状態に
なる。尚、ポリイミド樹脂層の膜厚が厚くなるほど、そ
の残留応力が大きくなる。
本実施例ではセラミック多層基板１と薄膜多層配線層２
ａとセラミック基板３ａとの間で残留応力が発生するも
のの、薄膜多層配線層２ａがセラミック多層基板１とセ
ラミック基板３ａとに挟み込まれているため、薄膜多層
配線層２ａの周辺部で発生する残留応力がセラミック多
層基板１のみに作用するのではなく、上下のセラミック
多層基板１およびセラミック基板３ａに吸収される。
同様に、セラミック基板３ａと薄膜多層配線層２ｂとセ
ラミック基板３ｂとの間で残留応力が発生するものの、
薄膜多層配線層２ｂの周辺部で発生する残留応力が上下
のセラミック基板３ａ、３ｂに吸収される。
従来、一連の工程を繰返すことにより支持体なしでポリ
イミド樹脂層と金属配線層とを積層した場合、薄膜の膜
厚が３００　ｊｍをすぎたあたりから、薄膜の周辺部に
発生する残留応力に対してセラミック多層基板と薄膜配
線層との密着強度が耐えられなくなり、ポリイミド樹脂
のセラミック多層基板からのはがれやクラック、あるい
はセラミック多層基板の割れといった弊害が発生してい
た。
これに対し、本実施例では薄膜多層配線層２ａ〜２０間
に挾まれたセラミック基板３ａ、３ｂが支持体の役割を
果たしているので、ポリイミド樹脂のセラミック多層基
板１からのはがれやクラック、あるいはセラミック多層
基板１の割れといった弊害を減少させることができる。
以上のことから、近年の高密度実装の設計で要求される
層数が増加しても、薄膜の周辺部に発生する残留応力に
よる不良発生の心配なく多層配線基板の製造を行うこと
ができる。
第２図は本発明の一実施例による積層工程を示す図であ
る。図において、セラミック多層基板１上には薄膜多層
配線層２ａ−１が形成され、その薄膜多層配線層２ａ−
１の最上層部には金メツキによりメタル層を形成し、さ
らに上の層との接続を容易にするために金メツキにより
凸型のメタル層５ａをヴイア部として形成する。
一方、セラミック基板３ａ、３ｂの表面および裏面には
薄膜多層配線層２　ａ−２，２ｂ−１，２ｂ−２゜２ｃ
が交互に形成される。
薄膜多層配線層２　ａ　−２，２ｂ　−１，２ｂ　−２
，２ｃを交互に形成していくことにより、セラミック基
板３ａ、３ｂに反りを生じさせることがほとんどなく、
最終的に各セラミック基板３ａ、３ｂを一体化するとき
の位置合せが非常に容易となる。
セラミック基板３ａ、３ｂの裏面に形成された薄膜多層
配線層２ａ−２，２ｂ−２の最上層部には金メツキによ
りメタル層が形成され、さらに下の層との接続を容易に
するために金メツキにより凸型のメタル層７ａ、７ｂが
ヴイア部として形成される。
また、セラミック基板３ａの表面に形成された薄膜多層
配線層２ｂ−１の最上層部には金メツキによりメタル層
が形成され、さらに上の層との接続を容易にするために
金メツキにより凸型のメタル層５ｂがヴイア部として形
成される。
さらに、セラミック基板３ｂの表面に形成された薄膜多
層配線層２ｂ−１の最上層部には金メツキによりメタル
層が形成されるが、本実施例ではこの薄膜多層配線層２
ｂ−１の上にヴイア部を形成せず、薄膜多層配線層２ｂ
−１の最上層は多層配線基板のトップメタルとなる。
上記の場合、セラミック基板３ａ、３ｂの表面に形成さ
れた薄膜多層配線層２ｂ−１，２ｃと、裏面に形成され
た薄膜多層配線層２ａ−２，２ｂ−２との電気的な接続
はセラミック基板３ｍ、３ｂ内のスルーホール４を介し
て行われる。
次に、薄膜多層配線層２ａ−１，２ａ−２，２ｂ−１゜
２ｂ−２，２ｃが夫々形成されたセラミック多層基板１
およびセラミック基板３ａ、３ｂ各々の間にポリイミド
前駆体６ａ、６ｂを入れて積層し、これらセラミック多
層基板１とセラミ、ツク基板３ａ。
３ｂとポリイミド前駆体６ａ、６ｂとに対して上下方向
に加圧し、一つの積層体を形成する。
このとき、薄膜多層配線層２ａ−１，２ｂ−１の最上層
に形成されたメタル層５ａ、５ｂの上のポリイミド前駆
体６ａ、６ｂが上下方向への加圧によって押し退けられ
、その上に積層された薄膜多層配線層２ａ−２，２ｂ−
２の最上層に形成されたメタル層７ａ、７ｂとの接続が
可能となる。
ここで、使用するポリイミドは特に感光性である必要は
なく、本実施例ではキュアした際にガスの発生が極めて
少ない付加重合型ポリイミドを用いている。
上記のようにして積層された積層体を、上下方向に加圧
したまま真空中でプリベーク６５℃３０分、プリキュア
１６０℃６０分、キュア２５０℃３０分を行う。
この工程を行うことにより、付加重合型のポリイミド前
駆体６ａ、６ｂにイミド化が起こり、セラミック多層基
板１とセラミック基板３ａ、３ｂとの間の積層が完了す
る。
ここで、メタル層５　ａ　＋　　５　ｂ　、　　７　ａ
　＋　　７　ｂ間の密着力はポリイミド前駆体６ａ、６
ｂがポリイミド樹脂になるときの収縮力で得られる。
従来のセラミック多層基板上に下層から順番に薄膜を形
成していく方法では、近年の高密度実装に要求される多
層配線基板の層数を実現しようとした場合、製造時間が
非常に長くなり、その間に予期せぬ不良が発生して歩留
りも悪くなり、要求される層数の多層配線基板の製造が
容易ではなかった。
本実施例では上述した製造方法をとることによって、多
層配線基板の製造時間を大幅に短縮することができ、歩
留りの向上も実現することができる。
また、本実施例では支持体となるセラミック基板３ｇ、
３ｂを２枚しか用いていないが、要求される層数や使用
する材料の熱膨張率の違いに応じて何枚でも用いること
ができる。
さらに、薄膜多層配線のメタル層に用いられる金属は金
のほかに銅などを用いてもよい。
このように、ポリイミド樹脂の絶縁層と金属配線のメタ
ル層とが交互に積層されて形成された薄膜多層配線層２
ａ、２ｂ、２ｃ各々の間に、それら薄膜多層配線層２ｇ
、２ｂ、２ｃ各々を電気的に接続するスルーホールを含
むセラミック基板３ａ、３ｂを挿入する構造とすること
によって、セラミック多層基板１とポリイミド樹脂と金
属配線とにおいて熱膨張率の違いから発生する残留応力
の影響を緩和することができ、たとえ薄膜多層配線部に
要求される層数が増加したとしても、ポリイミド樹脂の
クラックやセラミック多層基板１からのはがれ、あるい
はセラミック多層基板１の割れなどといった弊害を減少
させることができる。
また、薄膜多層配線部の積層工程において、セラミック
多層基板１上にポリイミド樹脂の絶縁層と金属配線のメ
タル層とを交互に積層して薄膜多層配線層２ａ−１を形
成するとともに、スルーホール４を有するセラミック基
板３ａ、３ｂの表面および裏面に、ポリイミド樹脂の絶
縁層と金属配線のメタル層とを交互に積層して薄膜多層
配線層２ａ　−２，２ｂ　−１，２ｂ　−２，２ｃを夫
々形成し、これらセラミック基板３ａ、３ｂをセラミッ
ク多層基板１上に積み重ね、加圧加熱状態でセラミック
基板３ａ、３ｂとセラミック多層基板１とを一体化する
という製造方法をとることによって、多層配線基板の製
造時間を大幅に短縮することができ、歩留りの向上を実
現することができる。
発明の詳細 な説明し２戸−ように本発明の多層配線基板によれば、
導体配線層と有機樹脂の絶縁層とが交互に積層されて形
成された第１および第２の薄膜多層配線層の間に、第１
および第２の薄膜多層配線層を電気的に接続するスルー
ホールを含むセラミック基板を挿入する構造とすること
によって、有機樹脂のクラックやセラミック多層基板か
らのはがれ、あるいはセラミック多層基板の割れなどと
いった弊害を減少させることができるという効果がある
。
また、本発明の多層配線基板の製造方法によれば、セラ
ミック多層基板上に導体配線層と有機樹脂の絶縁層とを
交互に積層して形成するとともに、所定位置にスルーホ
ールを有するセラミック基板の表面および裏面に、導体
配線層と有機樹脂の絶縁層とを交互に積層し、スルーホ
ールを介して相互に電気的に接続された！Ｊ１および第
２の薄膜多層配線層を形成し、そのセラミック基板をセ
ラミック多層基板上に積み重ね、加圧加熱状態で一体化
するようにすることによって、有機樹脂のクラツクやセ
ラミック多層基板からのはがれ、あるいはセラミック多
層基板の割れなどといった弊害を減少させることができ
るとともに、製造時間を短縮することができるという効
果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す断面図、第２図は本発
明の一実施例による積層工程を示す図である。 主要部分の符号の説明 １・・・・・・セラミック多層基板 ２ａ、　　２ｂ、　　２ｃ。 ２　　ａ　−１＋　　２　　ａ　−２＋２ｂ−１，２ｂ
−２・・・・・・薄膜多層配線層３ｇ、３ｂ・・・・・
・セラミック基板４・・・・・・スルーホール ５ａ、５ｂ。 ７ａ、７ｂ・・・・・メタル層

Claims (2)

    【特許請求の範囲】
  1. （１）導体配線層と有機樹脂の絶縁層とが交互に積層さ
    れて形成された第１および第２の薄膜多層配線層と、前
    記第１および第２の薄膜多層配線層の間に形成され、前
    記第１および第２の薄膜多層配線層を電気的に接続する
    スルーホールを含むセラミック基板とを有することを特
    徴とする多層配線基板。
  2. （２）セラミック多層基板上に導体配線層と有機樹脂の
    絶縁層とを交互に積層して形成する第１の工程と、所定
    位置にスルーホールを有するセラミック基板を予め準備
    する第２の工程と、前記セラミック基板の表面および裏
    面に、導体配線層と有機樹脂の絶縁層とを交互に積層し
    、前記スルーホールを介して相互に電気的に接続された
    第１および第２の薄膜多層配線層を形成する第３の工程
    と、前記第３の工程により形成された前記セラミック基
    板を前記セラミック多層基板上に積み重ね、加圧加熱状
    態で前記セラミック基板と前記セラミック多層基板とを
    一体化する第４の工程とからなることを特徴とする多層
    配線基板の製造方法。
JP2278110A 1990-10-17 1990-10-17 多層配線基板および多層配線基板の製造方法 Expired - Fee Related JP2551224B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2278110A JP2551224B2 (ja) 1990-10-17 1990-10-17 多層配線基板および多層配線基板の製造方法
CA002053448A CA2053448C (en) 1990-10-17 1991-10-15 Multilayer printed wiring board and process for manufacturing the same
EP91117690A EP0481472B1 (en) 1990-10-17 1991-10-16 Multilayer printed wiring board and process for manufacturing the same
DE69120198T DE69120198T2 (de) 1990-10-17 1991-10-16 Mehrschichtige, gedruckte Leiterplatte und Verfahren zu ihrer Herstellung
US07/778,242 US5382757A (en) 1990-10-17 1991-10-17 Multilayer printed wiring board and process for manufacturing the same
US08/001,726 US5337466A (en) 1990-10-17 1993-01-06 Method of making a multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2278110A JP2551224B2 (ja) 1990-10-17 1990-10-17 多層配線基板および多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH04152693A true JPH04152693A (ja) 1992-05-26
JP2551224B2 JP2551224B2 (ja) 1996-11-06

Family

ID=17592766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2278110A Expired - Fee Related JP2551224B2 (ja) 1990-10-17 1990-10-17 多層配線基板および多層配線基板の製造方法

Country Status (5)

Country Link
US (2) US5382757A (ja)
EP (1) EP0481472B1 (ja)
JP (1) JP2551224B2 (ja)
CA (1) CA2053448C (ja)
DE (1) DE69120198T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263874B2 (en) 2009-07-29 2012-09-11 Kyocera Corporation Multilayer circuit board

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0526133B1 (en) * 1991-07-26 1997-03-19 Nec Corporation Polyimide multilayer wiring substrate and method for manufacturing the same
US5165984A (en) * 1991-07-30 1992-11-24 At&T Bell Laboratories Stepped multilayer interconnection apparatus and method of making the same
US5376226A (en) * 1993-01-28 1994-12-27 Trw Inc. Method of making connector for integrated circuit chips
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
EP1083600B1 (en) * 1994-08-19 2007-02-14 Hitachi, Ltd. Multilayered circuit substrate
US5739476A (en) * 1994-10-05 1998-04-14 Namgung; Chung Multilayer printed circuit board laminated with unreinforced resin
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
JPH08181443A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
JP2748890B2 (ja) * 1995-06-14 1998-05-13 日本電気株式会社 有機樹脂多層配線基板およびその製造方法
JP2917867B2 (ja) * 1995-08-14 1999-07-12 日本電気株式会社 多層配線基板
WO1997027490A1 (en) * 1996-01-25 1997-07-31 General Dynamics Information Systems, Inc. Performing an operation on an integrated circuit
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
AU5238898A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
US5858254A (en) * 1997-01-28 1999-01-12 International Business Machines Corporation Multilayered circuitized substrate and method of fabrication
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6081026A (en) * 1998-11-13 2000-06-27 Fujitsu Limited High density signal interposer with power and ground wrap
JP3629375B2 (ja) * 1998-11-27 2005-03-16 新光電気工業株式会社 多層回路基板の製造方法
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6353997B1 (en) * 1999-10-07 2002-03-12 Subtron Technology Co., Ltd. Layer build-up method for manufacturing multi-layer board
US6428942B1 (en) 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
JP2001217508A (ja) * 2000-01-31 2001-08-10 Toshiba Corp プリント基板
US6734369B1 (en) * 2000-08-31 2004-05-11 International Business Machines Corporation Surface laminar circuit board having pad disposed within a through hole
US6568250B1 (en) * 2000-09-22 2003-05-27 International Business Machines Corporation Apparatus and method for determining residual stress
JP2002368422A (ja) * 2001-04-04 2002-12-20 Murata Mfg Co Ltd 多層セラミック基板及びその製造方法
US6810583B2 (en) 2001-08-07 2004-11-02 International Business Machines Corporation Coupling of conductive vias to complex power-signal substructures
TW573444B (en) * 2003-04-22 2004-01-21 Ind Tech Res Inst Substrate having organic and inorganic functional package
US20050029011A1 (en) * 2003-08-07 2005-02-10 Matsushita Electric Industrial Co., Ltd. Circuit board
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP2009170753A (ja) * 2008-01-18 2009-07-30 Panasonic Corp 多層プリント配線板とこれを用いた実装体
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
US20190045620A1 (en) * 2014-07-09 2019-02-07 Schreiner Group Gmbh & Co. Kg Sensor device with a flexible electrical conductor structure
TWI558277B (zh) * 2014-08-19 2016-11-11 乾坤科技股份有限公司 電路板層間導電結構、磁性元件及其製作方法
JP6950747B2 (ja) * 2017-11-16 2021-10-13 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144871B2 (ja) * 1971-09-25 1976-12-01
US3798762A (en) * 1972-08-14 1974-03-26 Us Army Circuit board processing
US4250616A (en) * 1979-03-23 1981-02-17 Methode Electronics, Inc. Method of producing multilayer backplane
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
FR2476913B1 (fr) * 1980-02-25 1985-09-13 Nippon Electric Co Circuit a plusieurs couches pour integration a grande echelle et procede de fabrication de ce circuit
US4522667A (en) * 1980-06-25 1985-06-11 General Electric Company Method for making multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
US4541035A (en) * 1984-07-30 1985-09-10 General Electric Company Low loss, multilevel silicon circuit board
JPH0716094B2 (ja) * 1986-03-31 1995-02-22 日立化成工業株式会社 配線板の製造法
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
US4740414A (en) * 1986-11-17 1988-04-26 Rockwell International Corporation Ceramic/organic multilayer interconnection board
DE3639402A1 (de) * 1986-11-18 1988-05-19 Siemens Ag Verfahren zur herstellung einer mehrschichtigen leiterplatte sowie danach hergestellte leiterplatte
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US4806188A (en) * 1988-03-04 1989-02-21 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
JPH0268992A (ja) * 1988-09-02 1990-03-08 Nec Corp 多層配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263874B2 (en) 2009-07-29 2012-09-11 Kyocera Corporation Multilayer circuit board

Also Published As

Publication number Publication date
EP0481472B1 (en) 1996-06-12
US5382757A (en) 1995-01-17
EP0481472A1 (en) 1992-04-22
DE69120198T2 (de) 1996-10-10
JP2551224B2 (ja) 1996-11-06
DE69120198D1 (de) 1996-07-18
CA2053448A1 (en) 1992-04-18
US5337466A (en) 1994-08-16
CA2053448C (en) 1996-09-17

Similar Documents

Publication Publication Date Title
JPH04152693A (ja) 多層配線基板および多層配線基板の製造方法
JPH0828580B2 (ja) 配線基板構造及びその製造方法
JP2013247333A (ja) 配線基板およびその製造方法
TW201946515A (zh) 印刷電路板製造方法
JPH04162589A (ja) ポリイミド多層配線基板の製造方法
TWI519225B (zh) 多層軟性線路結構的製作方法
JP2817530B2 (ja) ポリイミド多層配線基板の製造方法
JPH07273424A (ja) 片面プリント配線板の製造方法
KR101951654B1 (ko) 평탄도 개선을 위한 인쇄회로기판의 제조 방법
JP2921223B2 (ja) ポリイミド多層配線基板の製造方法
US20190335593A1 (en) Method of manufacturing the printed circuit board
JP3016292B2 (ja) ポリイミド多層配線基板およびその製造方法
JP3165890B2 (ja) プリント配線板のレイアップ方法
JP2616588B2 (ja) ポリイミド多層配線基板およびその製造方法
JP4151160B2 (ja) プリント配線板の製造方法
TW201412218A (zh) 零件內藏基板的製造方法及用此的零件內藏基板
TWI519224B (zh) 多層軟性線路結構的製作方法
JP3749201B2 (ja) プリント配線板の製造方法
JP2638518B2 (ja) ポリイミド多層配線基板の製造方法
JPH0453297A (ja) 絶縁層の形成方法
JPH11112146A (ja) プリント配線板の製造における埋込型表面バイアホールの形成方法
JPH04152694A (ja) 有機樹脂多層配線基板および有機樹脂多層配線基板の製造方法
CN121969164A (zh) 一种用于埋入大尺寸芯片的芯板制造方法、fcbga基板及其制造方法
JP2004241425A (ja) 多数個取り配線基板
JPH04290490A (ja) 薄膜多層基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees