JPH04154206A - 入出力回路 - Google Patents
入出力回路Info
- Publication number
- JPH04154206A JPH04154206A JP2279867A JP27986790A JPH04154206A JP H04154206 A JPH04154206 A JP H04154206A JP 2279867 A JP2279867 A JP 2279867A JP 27986790 A JP27986790 A JP 27986790A JP H04154206 A JPH04154206 A JP H04154206A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- circuit
- signal
- schmitt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＣＭＯＳからなるシュミット回路を備えている
入出力回路に関するものである。
入出力回路に関するものである。
第２図は、入力信号のノイズを除＜ ＣＭＯＳからなる
シュミット回路を備えた従来の入出力回路の回路図であ
る。入出力兼用端子１の出力レベルを定める出力信号３
は、出力バッファ回路２へ入力され、その出力は入出力
兼用端子ｌに与えられる。
シュミット回路を備えた従来の入出力回路の回路図であ
る。入出力兼用端子１の出力レベルを定める出力信号３
は、出力バッファ回路２へ入力され、その出力は入出力
兼用端子ｌに与えられる。
出力バッファ回路２の制御端子には、入出力兼用端子１
を入力端子又は出力端子に機能させる切替信号８が与え
られる。
を入力端子又は出力端子に機能させる切替信号８が与え
られる。
外部から入出力兼用端子ｌに与えられた入力信号はＣＭ
ＯＳからなるシュミット回路６へ与えられる。
ＯＳからなるシュミット回路６へ与えられる。
シュミット回路６は、与えられた入力信号に応じたシュ
ミット出力信号７を出力する。
ミット出力信号７を出力する。
次にこの入出力回路の動作を説明する。
ここで、Ｈ”レベルの切替信号８を出力バッファ回路の
制御端子に与えている場合は、出力バッファ回路２がイ
ネーブル状態になって、入出力兼用端子１は出力端子と
して機能する。そのため、出力信号３を出力バッファ回
路２へ入力すると、その出力は出力信号３の論理値に応
じた信号レベルになって入出力兼用端子１に与えられる
。一方、“Ｌ”レベルの切替信号８を与えている場合は
、出力バッファ回路２がディスエーブル状態になり、入
出力兼用端子１は入力端子として機能し、入出力兼用端
子１に外部から与えられた入力信号の信号レベルになる
。
制御端子に与えている場合は、出力バッファ回路２がイ
ネーブル状態になって、入出力兼用端子１は出力端子と
して機能する。そのため、出力信号３を出力バッファ回
路２へ入力すると、その出力は出力信号３の論理値に応
じた信号レベルになって入出力兼用端子１に与えられる
。一方、“Ｌ”レベルの切替信号８を与えている場合は
、出力バッファ回路２がディスエーブル状態になり、入
出力兼用端子１は入力端子として機能し、入出力兼用端
子１に外部から与えられた入力信号の信号レベルになる
。
シュミット回路６は入出力兼用端子１が入出プいずれに
機能しているときも動作しており、入出力兼用端子１が
“Ｈ”レベルのときはシュミ・ント填路６のシュミット
出力信号７は“Ｈ” レベルに、また入出力兼用端子Ｉ
が“じレベルのときはシュミット出力信号７は“Ｌ”レ
ベルになる。このシュミット回路６は入力特性にヒステ
リシスを有するかＣＭＯＳ回路であってもその入力信号
のレベルがシュミット回路６のスレッショルド電圧に近
い場合は貫通電流が流れる。
機能しているときも動作しており、入出力兼用端子１が
“Ｈ”レベルのときはシュミ・ント填路６のシュミット
出力信号７は“Ｈ” レベルに、また入出力兼用端子Ｉ
が“じレベルのときはシュミット出力信号７は“Ｌ”レ
ベルになる。このシュミット回路６は入力特性にヒステ
リシスを有するかＣＭＯＳ回路であってもその入力信号
のレベルがシュミット回路６のスレッショルド電圧に近
い場合は貫通電流が流れる。
第３図はシュミット回路６の一例を示す回路図である。
入出力端子１に与えられた入力信号９はインバータ６ａ
に入力され、その出力はインバータ６ｂへ入力される。
に入力され、その出力はインバータ６ｂへ入力される。
インバータ６ｂの出力はインバータ６ｃへ入力され、そ
の出力は抵抗１１を介してインバータ６ｂへ入力される
。インバータ６ｂからシュミット出力信号７が得られる
ようになっている。
の出力は抵抗１１を介してインバータ６ｂへ入力される
。インバータ６ｂからシュミット出力信号７が得られる
ようになっている。
このシュミット回路２は、入力信号９のレベルがシュミ
ット回路のスレッショルド電圧に近づくと、前述したよ
うに貫通電流が流れ、また、インバータ６ａの出力レベ
ルとインバータ６Ｃの出力レベルとのレベル差に応じて
、シュミット回路の電源（図示せず）からの電流がイン
バータ６Ｃとインバータ６ａとの間を抵抗１１を通って
流れる。
ット回路のスレッショルド電圧に近づくと、前述したよ
うに貫通電流が流れ、また、インバータ６ａの出力レベ
ルとインバータ６Ｃの出力レベルとのレベル差に応じて
、シュミット回路の電源（図示せず）からの電流がイン
バータ６Ｃとインバータ６ａとの間を抵抗１１を通って
流れる。
前述したように、入出力兼用端子が出力端子として機能
している場合でも、入出力兼用端子のレベルがシュミッ
ト回路のスレッショルド電圧に近づくと貫通電流以外に
、シュミント回路内には、インへ−夕を駆動する電源か
らの電流が流れて無用の電力を消費するという問題があ
る。
している場合でも、入出力兼用端子のレベルがシュミッ
ト回路のスレッショルド電圧に近づくと貫通電流以外に
、シュミント回路内には、インへ−夕を駆動する電源か
らの電流が流れて無用の電力を消費するという問題があ
る。
本発明は斯かる問題に鑑み、出力バッファ回路に、外部
へ出力すべき信号を与える場合には、シュミット回路に
流れる電流の通電期間を大幅に短縮できて省電力化を図
り得る入出力回路を提供することを目的とする。
へ出力すべき信号を与える場合には、シュミット回路に
流れる電流の通電期間を大幅に短縮できて省電力化を図
り得る入出力回路を提供することを目的とする。
本発明に係る入出力回路は、入出力兼用端子とＣＭＯＳ
からなるシュミット回路の入力側との間に第１のスイッ
チを、前記入出力兼用端子と接続している出力バッファ
回路の入力側とシュミット回路の入力端との間に第２の
スイッチを介装して構成する。
からなるシュミット回路の入力側との間に第１のスイッ
チを、前記入出力兼用端子と接続している出力バッファ
回路の入力側とシュミット回路の入力端との間に第２の
スイッチを介装して構成する。
〔作用］
外部へ出力すべき信号を出力バッファ回路に与える場合
、第１のスイッチがオフし、第２のスイッチがオンする
。そして出力バッファ回路に与える信号をシュミット回
路にも与える。出力バッファ回路に与える信号は、・そ
の出力端子の負荷の影響を受けないから、シュミット回
路に与えられた信号のレベルは急速に変化する。
、第１のスイッチがオフし、第２のスイッチがオンする
。そして出力バッファ回路に与える信号をシュミット回
路にも与える。出力バッファ回路に与える信号は、・そ
の出力端子の負荷の影響を受けないから、シュミット回
路に与えられた信号のレベルは急速に変化する。
一方、外部からの信号を入出力兼用端子に与える場合、
第１のスイッチがオンし、第２のスイッチがオフする。
第１のスイッチがオンし、第２のスイッチがオフする。
そして外部からの信号をシュミット回路へ与え、その信
号に応じてシュミット回路はスイッチングする。
号に応じてシュミット回路はスイッチングする。
これにより出力バッファ回路に、外部へ出力すべき信号
を与える場合には、シュミット回路は高速度でスイッチ
ングしシュミット回路内での電力消費が大幅に減少する
。
を与える場合には、シュミット回路は高速度でスイッチ
ングしシュミット回路内での電力消費が大幅に減少する
。
以下、本発明をその実施例を示す図面により詳述する。
第１図は本発明に係る入出力回路の回路図である。外部
へ出力すべき信号３は出力バッファ回路２を介して入出
力兼用端子１へ与えられる。
へ出力すべき信号３は出力バッファ回路２を介して入出
力兼用端子１へ与えられる。
入出力兼用端子ｌに外部から与えられた信号は、ローア
クティブの第１のアナログスイッチ４を介してＣＭＯＳ
からなるシュミット回路６及び第１のアナログスイッチ
４と第２のアナログスイッチ５とを介して出力バッファ
回路２へ与えられている。
クティブの第１のアナログスイッチ４を介してＣＭＯＳ
からなるシュミット回路６及び第１のアナログスイッチ
４と第２のアナログスイッチ５とを介して出力バッファ
回路２へ与えられている。
シュミット回路６はそれに与えられた入力信号のノイズ
が影響していないシュミット出力信号７を出力する。出
力バッファ回路２、第１のアナログスイッチ４及び第２
のアナログスイッチ５には、出力バッファ回路２を入力
又は出力に切替える切替信号８が与えられる。
が影響していないシュミット出力信号７を出力する。出
力バッファ回路２、第１のアナログスイッチ４及び第２
のアナログスイッチ５には、出力バッファ回路２を入力
又は出力に切替える切替信号８が与えられる。
次にこのように構成した入出力回路の動作を説明する。
いま、切替信号８が“Ｈ″レベルある場合は、出力バッ
ファ回路２はイネーブル状態になって、入出力兼用端子
１が出力端子として機能し、出力信号３の論理値に応じ
たレベルが出力ハノファ回路２から出力されて入出力兼
用端子１に与えられる。また、第２のアナログスイッチ
５がオンし、第１のアナログスイッチ４がオフして、出
力信号３がそのままシュミット回路６へ入力される。
ファ回路２はイネーブル状態になって、入出力兼用端子
１が出力端子として機能し、出力信号３の論理値に応じ
たレベルが出力ハノファ回路２から出力されて入出力兼
用端子１に与えられる。また、第２のアナログスイッチ
５がオンし、第１のアナログスイッチ４がオフして、出
力信号３がそのままシュミット回路６へ入力される。
この出力信号３は、入出力兼用端子１に接続される図示
しない外部負荷の影響をうけず急速にルベル変化する。
しない外部負荷の影響をうけず急速にルベル変化する。
そしてシュミット回路６の入力信号９が“ルベルのとき
シュミット回路６のシュミット出力信号７は°Ｌ”レベ
ルに、また“Ｈ”レベルのときはシュミット出力信号７
は“Ｈ”レベルになる。そして、シュミット回路６の入
力信号９のレベル変化は、前述したように、入出力兼用
端子ｌの入力信号のレベル変化より急速に変化し、しか
もノイズが少ないものが得られるので、シュミット回路
９は高速度にスイッチング動作して消費電流が大幅に減
少することになる。
シュミット回路６のシュミット出力信号７は°Ｌ”レベ
ルに、また“Ｈ”レベルのときはシュミット出力信号７
は“Ｈ”レベルになる。そして、シュミット回路６の入
力信号９のレベル変化は、前述したように、入出力兼用
端子ｌの入力信号のレベル変化より急速に変化し、しか
もノイズが少ないものが得られるので、シュミット回路
９は高速度にスイッチング動作して消費電流が大幅に減
少することになる。
一方、切替信号８が“Ｌ”レベルのときは、出力バッフ
ァ回路２はディスエーブル状態になって、入出力兼用端
子ｌは入力端子として機能し、第１のアナログスイッチ
４がオンし、第２のアナログスイッチ５がオフして、シ
ュミット回路６には、入出力兼用端子１に外部から与え
られた入力信号がそのまま与えられる。したがって入出
力端子１に“Ｈ″レベル入力信号が与えられると、シュ
ミット出力信号７は“Ｈ”ルベルに、入出力端子１に“
Ｌ”レベルの入力信号が与えられるとシュミット出力信
号７は“Ｌ″レベルなる。そして与えられた信号に応じ
たシュミット出力信号７を出力することになる。
ァ回路２はディスエーブル状態になって、入出力兼用端
子ｌは入力端子として機能し、第１のアナログスイッチ
４がオンし、第２のアナログスイッチ５がオフして、シ
ュミット回路６には、入出力兼用端子１に外部から与え
られた入力信号がそのまま与えられる。したがって入出
力端子１に“Ｈ″レベル入力信号が与えられると、シュ
ミット出力信号７は“Ｈ”ルベルに、入出力端子１に“
Ｌ”レベルの入力信号が与えられるとシュミット出力信
号７は“Ｌ″レベルなる。そして与えられた信号に応じ
たシュミット出力信号７を出力することになる。
なお、本実施例では、出力バッファ回路２は、ＣＭＯＳ
としたが、一方のチャネル出力であってもよい。また入
出力端子１には、プルアップ抵抗またはプルダウン抵抗
が接続されていてもよい。また本実施例ではアナログス
イッチを用いたがそれに限定するものではない。
としたが、一方のチャネル出力であってもよい。また入
出力端子１には、プルアップ抵抗またはプルダウン抵抗
が接続されていてもよい。また本実施例ではアナログス
イッチを用いたがそれに限定するものではない。
以上詳述したように本発明は、入出力回路に設けたＣＭ
ＯＳからなるシュミット回路の入力側と入出力端子との
間に第１のスイッチを、シュミット回路の入力側と出力
バッファ回路の入力側との間に第２のスイッチを夫々設
けて、出力バッファ回路に外部へ出力すべき信号を与え
る場合には、その信号をシュミット回路に与える構成に
したので、その場合のシュミット回路のスイッチング動
作を高速度になし得て、シュミット回路の電源から電流
が流れる期間を大幅に短縮できる。したがって、無用の
消費電力を大幅に低減することができ省電力型の入出力
回路を提供できる優れた効果を奏する。
ＯＳからなるシュミット回路の入力側と入出力端子との
間に第１のスイッチを、シュミット回路の入力側と出力
バッファ回路の入力側との間に第２のスイッチを夫々設
けて、出力バッファ回路に外部へ出力すべき信号を与え
る場合には、その信号をシュミット回路に与える構成に
したので、その場合のシュミット回路のスイッチング動
作を高速度になし得て、シュミット回路の電源から電流
が流れる期間を大幅に短縮できる。したがって、無用の
消費電力を大幅に低減することができ省電力型の入出力
回路を提供できる優れた効果を奏する。
第１図は本発明に係る入出力回路の回路図、第２図は従
来の入出力回路の回路図、第３図はシュミット回路の一
例を示す回路図である。 １・・・入出力兼用端子 ２・・・出力バッファ回路
４・・・第１のアナログスイッチ ５・・・第２のア
ナログスイッチ ６・・・シュミット回路 ８・・
・切替信号 なお、図中、同一符号は同一、又は相当部分を示す。 代 理 人 大 岩 増 雄 第 ］ 図 第 図
来の入出力回路の回路図、第３図はシュミット回路の一
例を示す回路図である。 １・・・入出力兼用端子 ２・・・出力バッファ回路
４・・・第１のアナログスイッチ ５・・・第２のア
ナログスイッチ ６・・・シュミット回路 ８・・
・切替信号 なお、図中、同一符号は同一、又は相当部分を示す。 代 理 人 大 岩 増 雄 第 ］ 図 第 図
Claims (1)
- （１）入出力兼用端子を出力バッファ回路と入力信号用
のＣＭＯＳからなるシュミット回路とに接続してある入
出力回路において、 前記入出力兼用端子と前記シュミット回路の入力側との
間に第１のスイッチを、出力バッファ回路の入力側と前
記シュミット回路の入力側との間に第２のスイッチを介
装してあることを特徴とする入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279867A JPH0821838B2 (ja) | 1990-10-17 | 1990-10-17 | 入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279867A JPH0821838B2 (ja) | 1990-10-17 | 1990-10-17 | 入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04154206A true JPH04154206A (ja) | 1992-05-27 |
| JPH0821838B2 JPH0821838B2 (ja) | 1996-03-04 |
Family
ID=17617053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2279867A Expired - Lifetime JPH0821838B2 (ja) | 1990-10-17 | 1990-10-17 | 入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821838B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216342A (ja) * | 1999-01-21 | 2000-08-04 | Mitsubishi Electric Corp | 集積回路チップおよびその未使用パッドの処理方法 |
-
1990
- 1990-10-17 JP JP2279867A patent/JPH0821838B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216342A (ja) * | 1999-01-21 | 2000-08-04 | Mitsubishi Electric Corp | 集積回路チップおよびその未使用パッドの処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821838B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555379B2 (ja) | シュミットトリガーを持ったｔｔｌ／ｃｍｏｓコンパチブル入力バッファ | |
| JPH11261400A (ja) | 電力消費抑止回路 | |
| JPH0338873A (ja) | 集積回路 | |
| JPH04233320A (ja) | 状態遷移制御式の３安定出力バッファ | |
| JP2734398B2 (ja) | 出力バッファ回路 | |
| JP3100113B2 (ja) | ノイズ減衰出力バッファ | |
| JPH04154206A (ja) | 入出力回路 | |
| US5952850A (en) | Input/output circuit and a method for controlling an input/output signal | |
| US5767696A (en) | Tri-state devices having exclusive gate output control | |
| TW245834B (en) | Low power consumption and high speed nor gate integrated circuit | |
| JP3437578B2 (ja) | 過渡的な同時導通を低減するための回路 | |
| JP2672235B2 (ja) | 半導体装置 | |
| JP3543364B2 (ja) | マイコンの入出力回路 | |
| JPS61112424A (ja) | 出力バツフア回路 | |
| JP2000124785A (ja) | 半導体集積回路 | |
| KR20000033689A (ko) | 휴대용 장치의 버퍼회로 | |
| JPH0537343A (ja) | 双方向バツフア | |
| JPH01225223A (ja) | Ｃｍｏｓ論理回路 | |
| JPH04296918A (ja) | 半導体集積回路装置 | |
| JPS62151022A (ja) | 論理回路 | |
| JPS62179219A (ja) | 双方向バス緩衝器 | |
| JPH025613A (ja) | スリーステート出力回路 | |
| JPH0613877A (ja) | 半導体集積回路 | |
| JPH02301219A (ja) | 出力バッファ回路 | |
| JP2000066780A (ja) | バスホールド回路を有する論理集積回路 |