JPH04156652A - バス制御方式 - Google Patents

バス制御方式

Info

Publication number
JPH04156652A
JPH04156652A JP28239190A JP28239190A JPH04156652A JP H04156652 A JPH04156652 A JP H04156652A JP 28239190 A JP28239190 A JP 28239190A JP 28239190 A JP28239190 A JP 28239190A JP H04156652 A JPH04156652 A JP H04156652A
Authority
JP
Japan
Prior art keywords
bus
data
asynchronous
synchronous
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28239190A
Other languages
English (en)
Inventor
Tetsuo Akitomi
哲生 秋冨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28239190A priority Critical patent/JPH04156652A/ja
Publication of JPH04156652A publication Critical patent/JPH04156652A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 同一バスに接続された非同期方式バスマスタからの同期
方式■/○に対するリードを制御するバス制御方式に関
し、 バスAとバスBとの間のデータの授受を行う制御回路g
で一度ラッチして同じバスにデータを送出し、非同期方
式バスマスタが同一バスに接続された同期方式I10か
らデータを確実に簡単な回路構成で受は取れるようにす
ることを目的とし、同期方式および非同期方式の両者が
接続されたバスAと、非同期方式が接続されたバスBと
の間のデータの授受を制御する制御回路gを設け、バス
Aに接続された非同期方式バスマスタbが同一バスAに
接続された同期方式のI/Oあるいはメモリ(例えば同
期方式■/○d)にストローブ信号を送出したことに対
応して、当該]/○あるいはメモリ (g4えば同期方
式f10d)がデータをバスAに送出し、上記制御回路
gがこのバスAに送出されたデータを同期して一旦取り
込んでラッチし、同一のバスAに送出すると共にアクノ
リッジ信号をリード元の非同期方式バスマスタbに通知
して当該非同期方式バスマスタbがバスAからデータを
取り込むように構成する。
〔産業上の利用分野〕
本発明は、同一バスに接続された非同期方式バスマスタ
からの同期方式I/Oに対するリードを制御するバス制
御方式に関するものである。
〔従来の技術と発明が解決しようとする課題〕従来、第
3図に示すように、同期方式バスマスタコ5非同期バス
マスタb、同期方式110d、および非同期方式1 /
 Oeを接続したバスAと、非同期方式バスマスタC1
および非同期方式l10fを接続したバスBとの2つの
ハスを、制御回路gで接続したシステムがある。ここで
同期方式および非同期方式が混在したハスAと、非同期
方式のみのバスBとが互いに、そのバスマスタが制御回
路gに依願して他のバスのIloをアクセスするように
していた0例えばバスBに接続された非同期方式バスマ
スタCが、バスAに接続された同期方式■/○dからデ
ータをリードする場合、当該非同期方式バスマスタCが
バスBに接続された制御回路gに依願し、この依願を受
けた制御回路gがバスAに接続された同期方式l10d
を同期方式でリードし、これをバスBを介してリード元
の非同期方式バスマスタCに渡すようにしていた。また
、バスAの非同期方式バスマスタbが同じバスAに接続
された同期方式110dからデータをリードする場合、
非同期方式バスマスタbがバスAを介して同期方式I/
○dに対して“wait信号”を出して、非同期方式バ
スマスタbが同期方式■/○dからバスAに送出された
データを取り込むまで当該同期方式l10aをドライブ
させ続ける制御を行っていた。しかし、同期方式r10
dが“wa i を信号”をサポートしていない場合、
非同期方式バスマスタbがデータをバスAから取り込む
前に同期方式110dからのデータが無くなることを防
止するために、非同期方式バスマスタbと同期方式11
0dとの間に、図中点線を用いて示すデータランチ素子
を挿入してバスAからの同期方式f10dを分離する必
要が生してしまい、構成および制御が複雑となってしま
うという問題があった。
本発明は、バスAとバスBとの間のデータの授受を行う
制御回路gで一度ラッチして同じバスにデータを送出し
、非同期方式バスマスタが同一バスに接続された同期方
式I10からデータを確実に簡単な回路構成で受は取れ
るようにすることを目的としている。
〔課題を解決するための手段〕
第1図を参照して課題を解決するための手段を説明する
第1図において、バスAは、非同期方式および同期方式
の両者の装置を接続するバスである。
バスBは、非同期方式の装置を接続するバスである。
制御回路gは、バスAとバスBとの間のデータの授受を
制御したり、バスAに接続された非同期方式バスマスタ
bが同一のバスAに接続された同期方式r10dにスト
ローブ信号を送出したことに対応して、バスAに送出さ
れたデータを一旦ラッチしてバスAに送出したりなどす
るものである。
〔作用〕
本発明は、第1図に示すように、同期方式および非同期
方式の装置が混在されて接続されたバスAと、非同期方
式の装置が接続されたバスBとの間にデータの授受を行
う制御回路gを設け、バスAに接続され非同期方式バス
マスタbが同一バスAに接続された例えば同期方式11
0dにストローブ信号を送出したことに対応して、当該
同期方式l10dがデータをバスAに送出し、制御回路
gがこのバスAに送出されたデータを同期方式で一旦取
り込んでランチし、同一のバスAに送出すると共にアク
ノリフジ信号をリード元の非同期方式バスマスタbに通
知して当該非同期方式バスマスタbがバスAからデータ
を取り込むようにしている。
従って、同期方式および非同期方式が混在したバスAと
非同期方式のバスBとの間のデータの授受を行う制御回
路gが一度ラッチしたデータを同じバスに送出すること
により、非同期方式バスマスタbが同一バスに接続され
た同期方式l10dからのデータを確実に簡単な回路構
成で受は取ることが可能となる。
〔実施例〕
次に、第1図および第2図を用いて本発明の1実施例の
構成および動作を順次詳細に説明する。
第1図において、バスAは、同期方式バスマスタa、非
同期方式バスマスタb、同期方式110d、および非同
期方式I / Oeなどを接続した、同期方式と非同期
方式の混在のバスである。
バスBは、非同期方式バスマスタC1および非同期方式
l10fなどを接続した、非同期方式のバスである。
制御回路gは、バスAとバスBとの間のデータの授受を
制御したり、゛バスAに送出されたデータを同一のバス
Aに送出したりなどするものである。
例えばバスBに接続された非同期方式バスマスタCが、
バスAに接続された同期方式110dからデータをリー
ドする場合、当該非同期方式バスマスタCがバスBに接
続されたfIIIJ御回路gに依願し、この依頼を受け
た制御回路gがバスAに接続された同期方式110dを
同期方式でリードしてバスAに送出されたデータを一旦
ランチし、これをバスBに送出してリード元の非同期方
式バスマスタCに渡す、また、バスAに接続された同期
方式バスマスタaが、バスBに接続された非同期方式l
10fからデータをリードする場合、当該同期方式バス
マスタaがバスAに接続された制御回路gに依鯨し、こ
の依頼を受けた制御回路gがバスBに接続された非同期
方式110fを非同期方式でリードしてバスBに送出さ
れたデータを一旦ランチし、これをバスAに送出してリ
ード元の同期方式バスマスタaに渡す、また、バスAに
接続された非同期方式バスマスタbが、同一のバスAに
接続された同期方式110dをリードする場合、同期方
式110dがデータをバスAに送出し、制御回路gがこ
のバスAに送出されたデータを同期方式で一旦取り込ん
でランチして同一のバスAに送出し、リード元の非同期
方式バスマスタbに渡すようにしている。
同期方式バスマスタaは、クロックに同期してバスAに
接続された同期方式!10d、非同期方式1 / Oe
、制御回路gをアクセスするものである。
非同期方式バスマスタbは、非同期でバスAに接続され
た同期方式110d、非同期方式l10e、制御回路g
をアクセスするものである。
同期方式110dは、同期方式でバスAとの間でデータ
の授受を行う■10(入出力装置)である。
非同期方式I / Oeは、非同期でバスAとの間でデ
ータの授受を行う■10(入出力装置)である。
非同期方式バスマスタCは、非同期でバスBに接続され
た非同期方式110f、制御回路gをアクセスするもの
である。
非同期方式110fは、非同期でバスBとの間でデータ
の授受を行う110(入出力装置)である。
次に、第2回動作波形図を用いて第1図構成の動作を詳
細に説明する。
■バスクロックは、第1図バスAに接続された同期方式
バスマスタa、同期方式l10d、制御回路gがバスA
をアクセスする際にこれに同期してアクセスするためな
どのクロックである。
■バスマスタbのストローブは、第1図バスAに接続さ
れた非同期方式バスマスタbが同期方式110dをリー
ドするためのリード信号(ストローブ信号)である。
■l10dからのデータは、第1温間期方式l10dか
らバスAに送出されたデータである。
■110dからのアクノリッジは、■l10dからのバ
スAに送出したデータが有効である旨の信号である。
■制御回路gからのデータは、■l10dからのアクノ
リッジに対応して、第1図制御回路gがバスAからのデ
ータを一旦ラッチし、これをバスAに送出したデータで
ある。
■バスAのデータは、バスAに送出されたデータであっ
て、■で同期方式110dからバスAに送出されたデー
タおよび■で制御回路gで一旦ラッチして送出したデー
タの両者のデータである。
■バスマスタbに対するアクノリッジ(gからのアクノ
リッジ)は、■で制御回路gがバスAにデータを送出し
たことに対応して、リード元の非同期方式バスマスタb
に向けて送出したアクノリッジ(即ちバスAに送出され
たデータが有効である旨の通知)である。
■バスマスタbのデータは、■でアクノリッジの通知を
受けたリード元の非同期方式バスマスタbが内部に取り
込んだデータである。
次に、動作を説明する。
+11  バスAに接続された非同期方式バスマスタb
がバスAを介して同期方式110dにストローブ信号を
■で非同期に通知(■のストローブをLレベルにして通
知)したことに対応して、同期方式110dがバスクロ
ックに同期して■でデータをバスAに■に示すように送
出する。
+21  (11で同期方式110dがバスクロックに
同期して■でデータをバスAに送出した状態で、■でア
クノリッジを送出したことに対応して、制御回路gが0
でバスクロ7りに同期してバスAからデータを内部に取
り込んでラッチすると共に■に示すようにバスAに送出
する。
(31(11で同期方式110dがデータをバスAに送
出および(2)でこの送出されたデータをランチした制
御回路gが同一のバスAにデータを送出したことにより
、データが■バスAのデータに示すように送出される。
この状態で制御回路gがリード元の非同期方式バスマス
タbに[F]でアクノリ7ジを通知したことに対応して
、非同期方式バスマスタbがバスクロックの例えば2つ
目の[F]でバスAからデータを内部に取り込む。
以上によって、バスAに接続された非同期方式バスマス
タbは、同一のバスAに接続された同期方式110dか
らいわば制御回路gによってランチされたデータを非同
期に取り込むことが可能となる。これにより、同期方式
110dに″wait信号”がな(でも(サポートされ
ていなくても)、非同期方式バスマスタbはバスAを介
して当該同期方式l10bからデータをリードすること
が可能となる。
〔発明の効果〕
以上説明したように、本発明によれば、同期方式および
非同期方式が混在したバスAと非同期方式のバスBとの
間のデータの授受を行うam回路gが一度ラッチしたデ
ータを同じバスに送出する構成を採用しているため、非
同期方式バスマスタbが同一バスに接続された同期方式
110dからのデータを確実に簡単な回路構成で受は取
ることができる。これにより、非同期方式および同期方
式の両者の装置が接続されたバスAにおいて、同期方式
l10d、メモリにwa t t(fi号1がサポート
されていなくても、非同期方式バスマスタbが同期方式
l10d、メモリからデータを確実にリードすることが
できる。
【図面の簡単な説明】
第1図は本発明の1実施例構成図 第2図は本発明の動作波形図 第3図は従来技術の説明図 を示す。 図中、a:同期方式バスマスタ b、c:非同期方式バスマスタ d:同期方式l10 e%r:非同期方式I10 バスA:同期方式および非同期方式の混在のバス バスB=非同期方式のバス

Claims (1)

  1. 【特許請求の範囲】 同一バスに接続された非同期方式バスマスタからの同期
    方式I/Oに対するリードを制御するバス制御方式にお
    いて、 同期方式および非同期方式の両者が接続されたバスAと
    、非同期方式が接続されたバスBとの間のデータの授受
    を制御する制御回路gを設け、バスAに接続された非同
    期方式バスマスタbが同一バスAに接続された同期方式
    のI/Oあるいはメモリ(例えば同期方式I/Od)に
    ストローブ信号を送出したことに対応して、当該I/O
    あるいはメモリ(例えば同期方式I/Od)がデータを
    バスAに送出し、上記制御回路gがこのバスAに送出さ
    れたデータを同期して一旦取り込んでラッチし、同一の
    バスAに送出すると共にアクノリッジ信号をリード元の
    非同期方式バスマスタbに通知して当該非同期方式バス
    マスタbがバスAからデータを取り込むように構成した
    ことを特徴とするバス制御方式。
JP28239190A 1990-10-20 1990-10-20 バス制御方式 Pending JPH04156652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28239190A JPH04156652A (ja) 1990-10-20 1990-10-20 バス制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28239190A JPH04156652A (ja) 1990-10-20 1990-10-20 バス制御方式

Publications (1)

Publication Number Publication Date
JPH04156652A true JPH04156652A (ja) 1992-05-29

Family

ID=17651799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28239190A Pending JPH04156652A (ja) 1990-10-20 1990-10-20 バス制御方式

Country Status (1)

Country Link
JP (1) JPH04156652A (ja)

Similar Documents

Publication Publication Date Title
KR100245818B1 (ko) 트랜잭션 및 수신지 id를 가진 공유 버스 시스템
US4999769A (en) System with plural clocks for bidirectional information exchange between DMA controller and I/O devices via DMA bus
JPH02109153A (ja) プロセッサ間データ伝送方式
ATE105430T1 (de) Interface fuer ein rechnersystem mit reduziertem befehlssatz.
JPS63255759A (ja) 制御システム
US5067075A (en) Method of direct memory access control
JPS63255760A (ja) 制御システム
JPS589461B2 (ja) マルチプロセッサ・システム
JPH04156652A (ja) バス制御方式
JPH08221355A (ja) 多重プロセッサシステム
JPS6049350B2 (ja) デ−タバス制御方式
JPS6162961A (ja) 入出力機器
JPH02257352A (ja) Vmeバスを用いた高速ローカルバス
JPS6367702B2 (ja)
JPH0586582B2 (ja)
JPS62123847A (ja) デ−タ同期装置
RU1800460C (ru) Устройство дл сопр жени цифровых вычислительных машин
JP3797517B2 (ja) バス拡張システム
JPH01118950A (ja) バス制御方式
JPH0350604A (ja) マルチシーケンス制御装置
JPH02211571A (ja) 情報処理装置
JPH02307151A (ja) プロセッサ・システム
JPH01276263A (ja) バス通信装置
JPH0754504B2 (ja) 双方向バスのデ−タ転送制御方法
JPH049350B2 (ja)