JPH0415666B2 - - Google Patents
Info
- Publication number
- JPH0415666B2 JPH0415666B2 JP57025425A JP2542582A JPH0415666B2 JP H0415666 B2 JPH0415666 B2 JP H0415666B2 JP 57025425 A JP57025425 A JP 57025425A JP 2542582 A JP2542582 A JP 2542582A JP H0415666 B2 JPH0415666 B2 JP H0415666B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- region
- semiconductor substrate
- semiconductor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/158—Charge-coupled device [CCD] image sensors having arrangements for blooming suppression
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明はMOS型の固体撮像素子の構成に関す
るものである。
るものである。
電荷転送素子は大別して電荷結合素子（以後
CCDと記す）とバケツトブリゲードデバイスと
に分類されるが、本発明ではCCDを中心に述べ
る。
CCDと記す）とバケツトブリゲードデバイスと
に分類されるが、本発明ではCCDを中心に述べ
る。
CCDは1970年に発表されて以来、従来からの
高度の集積回路技術を基盤とし、その発展ととも
に急速な開発が進められ、近年固体撮像、アナロ
グ遅延線、メモリ等の各種の応用がなされるよう
になつた。特にCCDを用いた固体撮像素子は
MOS型の撮像素子とともに低消費電力、小型軽
量、高集積化が可能など、多くの特徴を有し近年
その開発が急である。ところでこれら固体撮像素
子にはブルーミング、スミア現象により特性が損
なわれる欠点があつた。これは高照度の被写体を
撮像したときに素子内部で発生する過剰電荷が基
板内を拡散する結果、隣接絵素あるいは隣接レジ
スタへ電荷がオーバフローレ再生画像が損なわれ
る現象であり固体撮像素子の最大の欠点であつ
た。従来このような欠点を除するためにオーバフ
ロードレインと称される拡散層を絵素間に配置さ
せることにより過剰電荷を吸収しようという試み
もなされてはいるがこの構造では本質的に高密度
化が不可能なこと、入射光量の利用効率が良くな
いこと等の欠点があつた。
高度の集積回路技術を基盤とし、その発展ととも
に急速な開発が進められ、近年固体撮像、アナロ
グ遅延線、メモリ等の各種の応用がなされるよう
になつた。特にCCDを用いた固体撮像素子は
MOS型の撮像素子とともに低消費電力、小型軽
量、高集積化が可能など、多くの特徴を有し近年
その開発が急である。ところでこれら固体撮像素
子にはブルーミング、スミア現象により特性が損
なわれる欠点があつた。これは高照度の被写体を
撮像したときに素子内部で発生する過剰電荷が基
板内を拡散する結果、隣接絵素あるいは隣接レジ
スタへ電荷がオーバフローレ再生画像が損なわれ
る現象であり固体撮像素子の最大の欠点であつ
た。従来このような欠点を除するためにオーバフ
ロードレインと称される拡散層を絵素間に配置さ
せることにより過剰電荷を吸収しようという試み
もなされてはいるがこの構造では本質的に高密度
化が不可能なこと、入射光量の利用効率が良くな
いこと等の欠点があつた。
第１図ａは従来のCCD固体撮像素子の主要部
の断面図を示す。第１図ａにおいて１は一導電型
を有する半導体基板であり本例ではＰ型半導体を
示す。２は半導体基板１と反対導電型を有する半
導体領域で半導体基板との間にＰ−Ｎ接合を形成
し所謂フオトダイオードを作る。３は半導体基板
１と反対導電型を有する半導体領域で埋込みチヤ
ネルを構成している。
の断面図を示す。第１図ａにおいて１は一導電型
を有する半導体基板であり本例ではＰ型半導体を
示す。２は半導体基板１と反対導電型を有する半
導体領域で半導体基板との間にＰ−Ｎ接合を形成
し所謂フオトダイオードを作る。３は半導体基板
１と反対導電型を有する半導体領域で埋込みチヤ
ネルを構成している。
４は表面チヤネルで形成されるトランスフアゲ
ート領域を示す。５は埋込みチヤネル３およびト
ランスフアゲート領域４を覆うべく形成される転
送電極、６は絶縁膜、７はチヤネルストツパ、８
はアルミニウムなどの光シールド電極を示す。
ート領域を示す。５は埋込みチヤネル３およびト
ランスフアゲート領域４を覆うべく形成される転
送電極、６は絶縁膜、７はチヤネルストツパ、８
はアルミニウムなどの光シールド電極を示す。
つぎにこの素子の動作について説明する。
第２図はこの素子を駆動する駆動波形の一部を
示し、ここでは転送電極５に印加される垂直駆動
パルス波形を示す。この垂直駆動パルスは３値レ
ベルを有し、垂直プランキング期間VBにおい
て、高レベルVHとなり、有効期間においては中
間レベルと低レベルとの間を往復する振幅VMの
パルスとなる。
示し、ここでは転送電極５に印加される垂直駆動
パルス波形を示す。この垂直駆動パルスは３値レ
ベルを有し、垂直プランキング期間VBにおい
て、高レベルVHとなり、有効期間においては中
間レベルと低レベルとの間を往復する振幅VMの
パルスとなる。
第１図ｂ，ｃは垂直パルスが高、中、低レベル
時の第１図ａに示すデバイス内部のポテンシヤル
分布を示す。
時の第１図ａに示すデバイス内部のポテンシヤル
分布を示す。
まず第１図ｂ，ｃにおいて１１，１４はフオト
ダイオード２のポテンシヤル、１２，１５，１６
はトランスフアゲート領域４のポテンシヤル、１
３，１７，１８は埋込みチヤネル３のチヤネルポ
テンシヤルをそれぞれ示している。第２図におけ
る時刻t0において垂直駆動パルスが高レベルとな
ると、第１図ｂに示されるようにトランスフアゲ
ート領域４、埋込みチヤネル３のポテンシヤルは
１２，１３の如く深い電位に設定されフオトダイ
オード２に存在していた信号電荷は埋込みチヤネ
ル３で構成される垂直シフトレジスタへ読み出さ
れる。それと同時にフオトダイオード２はトラン
スフアゲート領域４のポテンシヤル１２で決まる
電位１１に設定される。つぎに垂直有効期間内に
おいて既に読み出された信号電荷は、第２図に示
す中間レベルと低レベルとの間を振幅VMで往復
するパルスにより垂直方向に転送される、この期
間フオトダイオード領域２では光電変換された電
荷が蓄積される。第１図ｃには時刻t1あるいはt2
におけるポテンシヤル図を示している。
ダイオード２のポテンシヤル、１２，１５，１６
はトランスフアゲート領域４のポテンシヤル、１
３，１７，１８は埋込みチヤネル３のチヤネルポ
テンシヤルをそれぞれ示している。第２図におけ
る時刻t0において垂直駆動パルスが高レベルとな
ると、第１図ｂに示されるようにトランスフアゲ
ート領域４、埋込みチヤネル３のポテンシヤルは
１２，１３の如く深い電位に設定されフオトダイ
オード２に存在していた信号電荷は埋込みチヤネ
ル３で構成される垂直シフトレジスタへ読み出さ
れる。それと同時にフオトダイオード２はトラン
スフアゲート領域４のポテンシヤル１２で決まる
電位１１に設定される。つぎに垂直有効期間内に
おいて既に読み出された信号電荷は、第２図に示
す中間レベルと低レベルとの間を振幅VMで往復
するパルスにより垂直方向に転送される、この期
間フオトダイオード領域２では光電変換された電
荷が蓄積される。第１図ｃには時刻t1あるいはt2
におけるポテンシヤル図を示している。
トランスフアゲート領域あるいは埋込みチヤネ
ル領域のポテンシヤルは時刻t1の中間レベルでは
１６，１８で示される実線のようになり、時刻t2
の低レベルでは１５，１７で示される点線のよう
になる。
ル領域のポテンシヤルは時刻t1の中間レベルでは
１６，１８で示される実線のようになり、時刻t2
の低レベルでは１５，１７で示される点線のよう
になる。
ところで光電変換された電荷が蓄積されるとと
もにフオトダイオード領域のポテンシヤル１４は
浅くなる。入射光が強い場合にはフオトダイオー
ドポテンシヤル１４はトランスフアゲート領域ポ
テンシヤル１６よりも浅くなり、過剰に発生した
電荷はシフトレジスタへオーバフローしてブルー
ミングを起す。また第１図に示される構造の素子
では半導体基板１内部にまで深く入射した光によ
り発生した電荷が四方に拡散してゆきその結果シ
フトレジスタへ漏れ込むことによるスミアが発生
する。このように従来の素子ではブルーミング、
スミアを抑圧することが不可能であつた。このた
め各絵素子間にオーバーフロードレインと称され
る拡散層を配置することによりブルーミング、ス
ミアを軽減する試みもなされてはいるが、既に述
べたようにこの構造では本質的に解決はなされな
い。
もにフオトダイオード領域のポテンシヤル１４は
浅くなる。入射光が強い場合にはフオトダイオー
ドポテンシヤル１４はトランスフアゲート領域ポ
テンシヤル１６よりも浅くなり、過剰に発生した
電荷はシフトレジスタへオーバフローしてブルー
ミングを起す。また第１図に示される構造の素子
では半導体基板１内部にまで深く入射した光によ
り発生した電荷が四方に拡散してゆきその結果シ
フトレジスタへ漏れ込むことによるスミアが発生
する。このように従来の素子ではブルーミング、
スミアを抑圧することが不可能であつた。このた
め各絵素子間にオーバーフロードレインと称され
る拡散層を配置することによりブルーミング、ス
ミアを軽減する試みもなされてはいるが、既に述
べたようにこの構造では本質的に解決はなされな
い。
本発明の目的は前記従来の欠点を除去した新し
い固体撮像素子を提供することにある。
い固体撮像素子を提供することにある。
本発明によれば一導電型を有する半導体基板上
に形成され、この半導体基板と同じ導電型を有し
入射光を光電変換するための半導体受光部と、こ
の受光部で光電変換された信号電荷を転送するた
めのシフトレジスタと前記受光部およびシフトレ
ジスタとを電気的に分離あるいは結合するための
トランスフアゲートと、前記シフトレジスタおよ
びトランスフアゲートを駆動する手段とを有する
固体撮像素子において、前記シフトレジスタおよ
びトランスフアゲートは前記半導体基板と反対導
電型を有する第１のウエル上に形成され、前記受
光部直下の少なくとも一部の領域は前記半導体基
板と同一導電型の半導体領域で形成され、この半
導体領域をはさんで第１のウエルと反対側の基板
内に第１のウエルと同じ導電型の第２のウエルを
設け、前記受光部と前記半導体基板とは前記半導
体領域を介して互いに接続され、少なくとも動作
時には第１、第２のウエルと基板の間に逆バイア
スを印加して前記半導体領域を空乏化させること
を特徴とする固体撮像素子が得られる。
に形成され、この半導体基板と同じ導電型を有し
入射光を光電変換するための半導体受光部と、こ
の受光部で光電変換された信号電荷を転送するた
めのシフトレジスタと前記受光部およびシフトレ
ジスタとを電気的に分離あるいは結合するための
トランスフアゲートと、前記シフトレジスタおよ
びトランスフアゲートを駆動する手段とを有する
固体撮像素子において、前記シフトレジスタおよ
びトランスフアゲートは前記半導体基板と反対導
電型を有する第１のウエル上に形成され、前記受
光部直下の少なくとも一部の領域は前記半導体基
板と同一導電型の半導体領域で形成され、この半
導体領域をはさんで第１のウエルと反対側の基板
内に第１のウエルと同じ導電型の第２のウエルを
設け、前記受光部と前記半導体基板とは前記半導
体領域を介して互いに接続され、少なくとも動作
時には第１、第２のウエルと基板の間に逆バイア
スを印加して前記半導体領域を空乏化させること
を特徴とする固体撮像素子が得られる。
以下本発明について図面を用いて詳細に説明す
る。
る。
第３図ａは本発明による実施例を示し素子主要
部の断面図を示す。第１図ａにおいて２１は一導
電型を有する半導体基板であり本実施例ではＮ型
の基板について示している。２２，２３は半導体
基板２１上に形成されこの半導体基板とは反対導
電型を有する半導体領域であり、この実施例では
Ｐ型不純物のイオン注入により形成されたＰ−
wellである。２４はＰ−well２２，２３挾まれた
領域でありフオトダイオード２あるいは基板２１
と同一導電型を有する半導体領域である。他の番
号は第１図ａに示すものと同一である。
部の断面図を示す。第１図ａにおいて２１は一導
電型を有する半導体基板であり本実施例ではＮ型
の基板について示している。２２，２３は半導体
基板２１上に形成されこの半導体基板とは反対導
電型を有する半導体領域であり、この実施例では
Ｐ型不純物のイオン注入により形成されたＰ−
wellである。２４はＰ−well２２，２３挾まれた
領域でありフオトダイオード２あるいは基板２１
と同一導電型を有する半導体領域である。他の番
号は第１図ａに示すものと同一である。
本素子の特徴は第１図ａに示す従来の素子と異
なり基板がＮ型となつており、活性領域はフオト
ダイオードの一部を除きＰ−well上に形成されて
いることである。さらに本素子においてはフオト
ダイオード直下の少なくとも一部領域はＰ−well
２２，２３で挾まれた半導体領域２４で構成され
ており、この領域は基板２１あるいはフオトダイ
オード２と同一導電型を有している。つぎに本素
子の動作について説明する。
なり基板がＮ型となつており、活性領域はフオト
ダイオードの一部を除きＰ−well上に形成されて
いることである。さらに本素子においてはフオト
ダイオード直下の少なくとも一部領域はＰ−well
２２，２３で挾まれた半導体領域２４で構成され
ており、この領域は基板２１あるいはフオトダイ
オード２と同一導電型を有している。つぎに本素
子の動作について説明する。
本素子の駆動パルスは第２図に示すものと同一
のものを用いることができる。本素子の動作時に
はＰ−well２２，２３と基板２１との間には逆バ
イアス電圧VSUBが常に印加されている。このVSUB
の値としては領域２４を空乏化するのに充分な値
が必要である。第３図ｂは第３図ｂにおける一点
鎖線Ａ−A′の断面におけるフオトダイオード領
域およびその直下のポテンシヤル分布を示してい
る。第３図ｂに示すポテンシヤルはＰ−wellを基
準の電位として示されており実線３０がポテンシ
ヤル分布、VPDはフオトダイオード領域ポテンシ
ヤル、VSUBはＰ−wellと基板とに印加される逆バ
イアス電圧値であり、基板の電位を示す。また
VBはＡ−A′上で領域２４中の最も浅い電位を示
している。このVBの値は領域２４に隣接するＰ
−well２２，２３かから拡がる空乏層の延び、あ
るいはVSUB電圧によつて決定され、動作時にはＰ
−wellの電位よりも常に深くなつている。さらに
この電位VBは駆動パルス電圧が中間レベルのと
きのトランスフアゲート領域の電位１６よりも常
に深くなるように設定されている。
のものを用いることができる。本素子の動作時に
はＰ−well２２，２３と基板２１との間には逆バ
イアス電圧VSUBが常に印加されている。このVSUB
の値としては領域２４を空乏化するのに充分な値
が必要である。第３図ｂは第３図ｂにおける一点
鎖線Ａ−A′の断面におけるフオトダイオード領
域およびその直下のポテンシヤル分布を示してい
る。第３図ｂに示すポテンシヤルはＰ−wellを基
準の電位として示されており実線３０がポテンシ
ヤル分布、VPDはフオトダイオード領域ポテンシ
ヤル、VSUBはＰ−wellと基板とに印加される逆バ
イアス電圧値であり、基板の電位を示す。また
VBはＡ−A′上で領域２４中の最も浅い電位を示
している。このVBの値は領域２４に隣接するＰ
−well２２，２３かから拡がる空乏層の延び、あ
るいはVSUB電圧によつて決定され、動作時にはＰ
−wellの電位よりも常に深くなつている。さらに
この電位VBは駆動パルス電圧が中間レベルのと
きのトランスフアゲート領域の電位１６よりも常
に深くなるように設定されている。
光入力により光電変換がなされるとフオトダイ
オード領域には信号電荷が蓄積され、同時に電位
VPDも浅くなつてゆく。
オード領域には信号電荷が蓄積され、同時に電位
VPDも浅くなつてゆく。
このとき電位VPDが、駆動パルス電圧が中間レ
ジスタ時のトランスフア領域のポテンシヤル１６
に達すると過剰電荷がシフトレジスタへ漏れ込み
ブルーミングを起すことになるが、本素子におい
てはポテンシヤル１６よりも常にVBの値の方が
大きくなるように制御されているため過剰電荷は
シフトレジスタへオーバーフローする以前にVB
の電位を乗り越えて基板２１側へ掃き出される。
この結果ブルーミングが抑制される。
ジスタ時のトランスフア領域のポテンシヤル１６
に達すると過剰電荷がシフトレジスタへ漏れ込み
ブルーミングを起すことになるが、本素子におい
てはポテンシヤル１６よりも常にVBの値の方が
大きくなるように制御されているため過剰電荷は
シフトレジスタへオーバーフローする以前にVB
の電位を乗り越えて基板２１側へ掃き出される。
この結果ブルーミングが抑制される。
さらにＰ−well２２，２３と基板２１との間に
は常に逆バイアス電圧が印加されているため領域
２４の電位は隣接するＰ−well２２，２３の電位
よりも常に深くなる。その結果フオトダイオード
直下、主に領域２４で発生した電荷が横方向に拡
散しＰ−well、さらには埋込みチヤネル３へと漏
れ込んでゆくことがなくスミアを抑圧させること
ができる。
は常に逆バイアス電圧が印加されているため領域
２４の電位は隣接するＰ−well２２，２３の電位
よりも常に深くなる。その結果フオトダイオード
直下、主に領域２４で発生した電荷が横方向に拡
散しＰ−well、さらには埋込みチヤネル３へと漏
れ込んでゆくことがなくスミアを抑圧させること
ができる。
また本素子は絵素間にオーバーフロードレイン
を配置した素子と比較して本質的に高密度化、高
感度化が可能であることは明らかである。
を配置した素子と比較して本質的に高密度化、高
感度化が可能であることは明らかである。
以上述べたように本発明によればブルーミン
グ、スミアを抑圧でき高密度、高感度の固体撮像
素子が得られる。
グ、スミアを抑圧でき高密度、高感度の固体撮像
素子が得られる。
第１図ａ〜ｃは従来の固体撮像素子の主要部の
断面図および素子内部のポテンシヤル分布を示
す。第２図は前記固体撮像素子の駆動波形の一
例、第３図ａ，ｂは本発明による固体撮像素子の
一実施例の主要部の断面図および破線Ａ−A′で
の素子内部のポテンシヤル分布である。 第１図〜第３図において１，２１は半導体基
板、２はフオトダイオード、３は埋込みチヤネ
ル、４はトランスフアゲート領域、５は電極、２
２，２３は半導体基板２１と反対導電型を有する
半導体領域である。
断面図および素子内部のポテンシヤル分布を示
す。第２図は前記固体撮像素子の駆動波形の一
例、第３図ａ，ｂは本発明による固体撮像素子の
一実施例の主要部の断面図および破線Ａ−A′で
の素子内部のポテンシヤル分布である。 第１図〜第３図において１，２１は半導体基
板、２はフオトダイオード、３は埋込みチヤネ
ル、４はトランスフアゲート領域、５は電極、２
２，２３は半導体基板２１と反対導電型を有する
半導体領域である。
Claims (1)
- １ 一導電型を有する半導体基板上に形成され、
この半導体基板と同じ導電型を有し入射光を光電
変換するための半導体受光部と、この受光部で光
電変換された信号電荷を転送するためのシフトレ
ジスタと前記受光部およびシフトレジスタとを電
気的に分離あるいは結合するためのトランスフア
ゲートと、前記シフトレジスタおよびトランスフ
アゲートを駆動する手段とを有する固体撮像素子
において、前記シフトレジスタおよびトランスフ
アゲートは前記半導体基板と反対導電型を有する
第１のウエル上に形成され、前記受光部直下の少
なくとも一部の領域は前記半導体基板と同一導電
型の半導体領域で形成され、この半導体領域をは
さんで第１のウエルと反対側の基板内に第１のウ
エルと同じ導電型の第２のウエルを設け、前記受
光部と前記半導体基板とは前記半導体領域を介し
て互いに接続され、少なくとも動作時には第１、
第２のウエルと基板の間に逆バイアスを印加して
前記半導体領域を空乏化させることを特徴とする
固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025425A JPS58142682A (ja) | 1982-02-18 | 1982-02-18 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025425A JPS58142682A (ja) | 1982-02-18 | 1982-02-18 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58142682A JPS58142682A (ja) | 1983-08-24 |
| JPH0415666B2 true JPH0415666B2 (ja) | 1992-03-18 |
Family
ID=12165603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57025425A Granted JPS58142682A (ja) | 1982-02-18 | 1982-02-18 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142682A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650774B2 (ja) * | 1984-06-04 | 1994-06-29 | 松下電子工業株式会社 | 固体撮像装置 |
| JP2714379B2 (ja) * | 1986-06-27 | 1998-02-16 | テキサス インスツルメンツ インコ−ポレイテツド | 電荷結合装置 |
| JPH04181774A (ja) * | 1990-11-16 | 1992-06-29 | Sony Corp | 固体撮像装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124480U (ja) * | 1978-02-20 | 1979-08-31 | ||
| JPS5724576A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Solid state image pick up device |
-
1982
- 1982-02-18 JP JP57025425A patent/JPS58142682A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58142682A (ja) | 1983-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672455A (en) | Solid-state image-sensor having reverse-biased substrate and transfer registers | |
| JPH0523505B2 (ja) | ||
| JPS5819080A (ja) | 固体撮像素子 | |
| JPH0360159A (ja) | 固体撮像素子 | |
| JPH0831988B2 (ja) | 固体撮像デバイス | |
| JP2917361B2 (ja) | 固体撮像素子 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JPS58142682A (ja) | 固体撮像素子 | |
| JPH0421351B2 (ja) | ||
| JP2002151673A (ja) | 固体撮像素子 | |
| JPS6160592B2 (ja) | ||
| JPS5842370A (ja) | 固体撮像装置 | |
| JPH0150156B2 (ja) | ||
| JPH031871B2 (ja) | ||
| JPS60244068A (ja) | 埋込みチヤネル電荷結合素子 | |
| JPH0424872B2 (ja) | ||
| JPH05243546A (ja) | 固体撮像装置 | |
| JPS60124180A (ja) | 固体撮像板及び撮像方式 | |
| JPH06275809A (ja) | 固体撮像素子 | |
| JPH0424871B2 (ja) | ||
| KR970005728B1 (ko) | 고체촬상장치 및 그 제조방법 | |
| JPS6262067B2 (ja) | ||
| JPS63152166A (ja) | 固体撮像素子 | |
| Strunk et al. | Progressive scan CCD image sensor for high-speed photography | |
| JPH0955883A (ja) | 固体撮像素子の駆動方法 |