JPH04158557A - 樹脂封止型半導体装置とその製造方法 - Google Patents
樹脂封止型半導体装置とその製造方法Info
- Publication number
- JPH04158557A JPH04158557A JP2285072A JP28507290A JPH04158557A JP H04158557 A JPH04158557 A JP H04158557A JP 2285072 A JP2285072 A JP 2285072A JP 28507290 A JP28507290 A JP 28507290A JP H04158557 A JPH04158557 A JP H04158557A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- film
- semiconductor device
- insulating film
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は樹脂封止型半導体装置において製造歩留りの向
上および信頼性の改善を目的とする樹脂封止型半導体装
置とその製造方法に関するものである。
上および信頼性の改善を目的とする樹脂封止型半導体装
置とその製造方法に関するものである。
従来の技術
従来の樹脂封止型半導体装置の構造について第３図の断
面図を用いて説明する。同図において従来の樹脂封止型
半導体装置はチップ搭載タブ１の上に接着された半導体
チップ２とリードフレーム３と前記半導体チップ２上に
設けられたポンディングパッド電極４と前記リードフレ
ーム３とを電気的に接続するための金属細線５とがらな
り、これらが樹脂６により封止固定された構造である。
面図を用いて説明する。同図において従来の樹脂封止型
半導体装置はチップ搭載タブ１の上に接着された半導体
チップ２とリードフレーム３と前記半導体チップ２上に
設けられたポンディングパッド電極４と前記リードフレ
ーム３とを電気的に接続するための金属細線５とがらな
り、これらが樹脂６により封止固定された構造である。
さらにチップ表面に形成された回路パターンを保護する
ためチップ表面には保護膜７が設けられている。ただし
、保護膜７を形成した後に、リードフレーム３とポンデ
ィングパッド電極４とを金属細線５により結線するため
、ポンディングパッド電極４の表面には保護膜７はなく
開０部８が段けられている。またウェハーを切断してチ
ップ化する前に、保護膜７を形成するため半導体チップ
２の側面９には当然のことながら保護膜はなく、シリコ
ン表面がむき出しの状態である。
ためチップ表面には保護膜７が設けられている。ただし
、保護膜７を形成した後に、リードフレーム３とポンデ
ィングパッド電極４とを金属細線５により結線するため
、ポンディングパッド電極４の表面には保護膜７はなく
開０部８が段けられている。またウェハーを切断してチ
ップ化する前に、保護膜７を形成するため半導体チップ
２の側面９には当然のことながら保護膜はなく、シリコ
ン表面がむき出しの状態である。
一方、最近ではチップに内蔵する集積回路が高集積化さ
れるにともない、チップの大型化が進み、これにともな
いパッケージも大型化し、結果的に金属細線５の長さが
以前に比べ長くなりつつある。このため、樹脂封止工程
において樹脂がキャビティー内に圧入されるとき生じる
圧力によって金属細線５が曲がりやすくなってきている
。さらに金属細線５、リードフレーム３．半導体チップ
２が高絶縁性の樹脂６のみで覆われているため、樹脂封
止型半導体装置の動作中に外部装置系を誤動作させる可
能性のある半導体装置自体から発生する電磁波を外部に
もらさないようにするいわゆるしやへい機能は有してい
ない。同様に外部装置系から発生する電磁波による半導
体装置の誤動作から半導体装置を守るための機能も当然
持ち合わせていないのが現状である。
れるにともない、チップの大型化が進み、これにともな
いパッケージも大型化し、結果的に金属細線５の長さが
以前に比べ長くなりつつある。このため、樹脂封止工程
において樹脂がキャビティー内に圧入されるとき生じる
圧力によって金属細線５が曲がりやすくなってきている
。さらに金属細線５、リードフレーム３．半導体チップ
２が高絶縁性の樹脂６のみで覆われているため、樹脂封
止型半導体装置の動作中に外部装置系を誤動作させる可
能性のある半導体装置自体から発生する電磁波を外部に
もらさないようにするいわゆるしやへい機能は有してい
ない。同様に外部装置系から発生する電磁波による半導
体装置の誤動作から半導体装置を守るための機能も当然
持ち合わせていないのが現状である。
発明が解決しようとする課題
このような構造では、前述のごとくポンディングパッド
電極４が保護膜７で覆われていないため、ご（まれでは
あるが、半導体装置をプリント基板にハンダ実装すると
きに用いるロジンに含まれる塩素イオンが樹脂６とリー
ドフレーム３および金属細線５の界面を通ってポンディ
ングパッド電極４を腐食させる問題が生じることがあっ
た。
電極４が保護膜７で覆われていないため、ご（まれでは
あるが、半導体装置をプリント基板にハンダ実装すると
きに用いるロジンに含まれる塩素イオンが樹脂６とリー
ドフレーム３および金属細線５の界面を通ってポンディ
ングパッド電極４を腐食させる問題が生じることがあっ
た。
また、チップ表面の主要部には保護膜７が形成されてい
るがチップの側面９には保護膜は形成されておらず、む
き出しの状態であるため、外部から樹脂バルク中を通し
て進入する水分や樹脂中に含まれる不純物によってチッ
プ側面９から半導体チップの汚染が進行し、結果的に最
悪の場合には半導体装置の機能劣化を起こすことがあっ
た。さらに、最近の長金属細線化によって、前述のごと
く、金属細線を安定にはりめぐらすことは困難になりつ
つあり、場合によっては隣接する金属細線同志が接触し
てしまい、組立歩留りを低下させる原因となることもあ
った。これらの課題に加え、従来の樹脂封止型半導体装
置は前述のように電磁波障害に対するじゃへい効果はほ
とんどなく、民生用、産業用を問わずエレクトロニクス
化が進む昨今では、この問題に対する半導体装置側での
対策が望まれていた。
るがチップの側面９には保護膜は形成されておらず、む
き出しの状態であるため、外部から樹脂バルク中を通し
て進入する水分や樹脂中に含まれる不純物によってチッ
プ側面９から半導体チップの汚染が進行し、結果的に最
悪の場合には半導体装置の機能劣化を起こすことがあっ
た。さらに、最近の長金属細線化によって、前述のごと
く、金属細線を安定にはりめぐらすことは困難になりつ
つあり、場合によっては隣接する金属細線同志が接触し
てしまい、組立歩留りを低下させる原因となることもあ
った。これらの課題に加え、従来の樹脂封止型半導体装
置は前述のように電磁波障害に対するじゃへい効果はほ
とんどなく、民生用、産業用を問わずエレクトロニクス
化が進む昨今では、この問題に対する半導体装置側での
対策が望まれていた。
本発明は上記従来技術の課題を解決するもので、半導体
装置の信頼性向上２組立歩留りの改善あるいは電磁波障
害を防止することが可能な樹脂封止型半導体装置および
その製造方法を提供するものである。
装置の信頼性向上２組立歩留りの改善あるいは電磁波障
害を防止することが可能な樹脂封止型半導体装置および
その製造方法を提供するものである。
課題を解決するための手段
前記問題点のうち、ポンディングパッドの腐食およびチ
ップ側面から汚染を防止するとともに樹脂封止時の金属
細線流れによる隣接金属細線同志のショート故障を防止
することを目的として、本発明は、樹脂封止型半導体装
面において、内部封止物体のまわり全体に絶縁性皮膜を
備えた構造にしたものである。また、このような構造の
樹脂封止型半導体装置を製造する場合、ワイヤーボンド
後に前記絶縁性皮膜を形成する必要があり、このため、
絶縁性皮膜形成温度は金属細線が変質また、変形しない
３５０℃以下で実施する必要がある。そこで本発明は前
記樹脂封止型半導体装置の製造方法として、前記絶縁性
皮膜を３５０℃以下の温度で気相成長させたシリコン・
ナイトライド膜またはシリコン酸化膜で形成する、もし
くは、３５０℃以下の温度で熱硬化させたポリイミド系
樹脂で形成する方法にしたものである。また、樹脂封止
型半導体装置の電磁波障害を防止することを目的として
、本発明は樹脂封止型半導体装置において内部封止物体
の表面全体に絶縁性皮膜を備え、かつ、前記絶縁性皮膜
の表面にさらに導電性皮膜を備えた構造にしたものであ
る。このような構造の樹脂封止型半導体装置を製造する
場合も、導電性皮膜を前述と同様の理由で比較的低温で
形成する必要がある。そこで、本発明は、前記樹脂封止
型半導体装置の製造方法として、前記導電性皮膜を常温
形成可能なニッケルまたは銅の粉末を混合した樹脂塗料
を塗布することにより形成する方法にしたものである。
ップ側面から汚染を防止するとともに樹脂封止時の金属
細線流れによる隣接金属細線同志のショート故障を防止
することを目的として、本発明は、樹脂封止型半導体装
面において、内部封止物体のまわり全体に絶縁性皮膜を
備えた構造にしたものである。また、このような構造の
樹脂封止型半導体装置を製造する場合、ワイヤーボンド
後に前記絶縁性皮膜を形成する必要があり、このため、
絶縁性皮膜形成温度は金属細線が変質また、変形しない
３５０℃以下で実施する必要がある。そこで本発明は前
記樹脂封止型半導体装置の製造方法として、前記絶縁性
皮膜を３５０℃以下の温度で気相成長させたシリコン・
ナイトライド膜またはシリコン酸化膜で形成する、もし
くは、３５０℃以下の温度で熱硬化させたポリイミド系
樹脂で形成する方法にしたものである。また、樹脂封止
型半導体装置の電磁波障害を防止することを目的として
、本発明は樹脂封止型半導体装置において内部封止物体
の表面全体に絶縁性皮膜を備え、かつ、前記絶縁性皮膜
の表面にさらに導電性皮膜を備えた構造にしたものであ
る。このような構造の樹脂封止型半導体装置を製造する
場合も、導電性皮膜を前述と同様の理由で比較的低温で
形成する必要がある。そこで、本発明は、前記樹脂封止
型半導体装置の製造方法として、前記導電性皮膜を常温
形成可能なニッケルまたは銅の粉末を混合した樹脂塗料
を塗布することにより形成する方法にしたものである。
また、本発明による内部封止物体のまわり全体に絶縁性
皮膜を備えた樹脂封止型半導体装置の製造コスト低減を
目的として、チップ表面保護膜としてＰ Ｓ Ｇ （Ｐ
ｈｏｓｐｈｏ ５ｉｌｉｃａｔｅＧｌａｓｓ ）膜の表
面にプラズマ・ナイトライド膜を形成した二重保護膜構
造を適用する半導体チップの場合に限定して、前記プラ
ズマ・ナイトライド膜の形成をワイヤーボンド後に実施
するプラズマ・ナイトライド皮膜形成によって兼ねる方
法にしたものである。
皮膜を備えた樹脂封止型半導体装置の製造コスト低減を
目的として、チップ表面保護膜としてＰ Ｓ Ｇ （Ｐ
ｈｏｓｐｈｏ ５ｉｌｉｃａｔｅＧｌａｓｓ ）膜の表
面にプラズマ・ナイトライド膜を形成した二重保護膜構
造を適用する半導体チップの場合に限定して、前記プラ
ズマ・ナイトライド膜の形成をワイヤーボンド後に実施
するプラズマ・ナイトライド皮膜形成によって兼ねる方
法にしたものである。
作用
本発明のうち、内部封止物体の回り全体に絶縁性皮膜を
備えた構造により、ポンディングパッド電極表面および
チップ側面は絶縁性皮膜で覆われた構造となるため、外
部もしくは樹脂中の汚染物質がポンディングパッド電極
表面に達し、腐食を発生させたり、チップ側面から進入
して半導体装置の機能を劣化させることはなくなり、結
果的に半導体装置の信頼性を大幅に向上させることがで
きる。また金属細線表面にも絶縁性皮膜を形成させるた
め、金属細線の曲がり強度も大幅に改善される。さらに
最悪の場合、隣接金属細線同志が接触したとしても金属
細線表面は絶縁性皮膜で覆われているためショート故障
の問題は発生しない。
備えた構造により、ポンディングパッド電極表面および
チップ側面は絶縁性皮膜で覆われた構造となるため、外
部もしくは樹脂中の汚染物質がポンディングパッド電極
表面に達し、腐食を発生させたり、チップ側面から進入
して半導体装置の機能を劣化させることはなくなり、結
果的に半導体装置の信頼性を大幅に向上させることがで
きる。また金属細線表面にも絶縁性皮膜を形成させるた
め、金属細線の曲がり強度も大幅に改善される。さらに
最悪の場合、隣接金属細線同志が接触したとしても金属
細線表面は絶縁性皮膜で覆われているためショート故障
の問題は発生しない。
その結果、半導体装置の組立歩留りは著しく向上する。
また前記絶縁性皮膜の形成方法として３５０℃以下の温
度で実施可能な気相成長法による絶縁膜あるいは熱硬化
温度が３５０℃以下のポリイミド樹脂を用いるため金属
細線の変色や変形は発生しない。このため、絶縁性皮膜
形成工程による組立歩留りの低下は起こらない。
度で実施可能な気相成長法による絶縁膜あるいは熱硬化
温度が３５０℃以下のポリイミド樹脂を用いるため金属
細線の変色や変形は発生しない。このため、絶縁性皮膜
形成工程による組立歩留りの低下は起こらない。
さらに、本発明による絶縁性皮膜をプラズマ・ナイトラ
イド膜で形成することにより、従来実施していたウェハ
ー状態でのプラズマ・ナイトライド膜による表面保護膜
の形成は不用となり、結果的にコスト低減が可能である
。
イド膜で形成することにより、従来実施していたウェハ
ー状態でのプラズマ・ナイトライド膜による表面保護膜
の形成は不用となり、結果的にコスト低減が可能である
。
また本発明のうち、内部封止物体のまわり全体に絶縁性
皮膜を備え、かつ前記絶縁性皮膜の表面にさらに導電性
皮膜を備えた構造にすることにより、半導体自体から発
生する電磁波をしやへいすることが可能となり、また外
部からの電磁波についても同様にじゃへいすることが可
能となる。これにより半導体装置と外部装置の両者の電
磁波による誤動作を未然に防ぐことができる。
皮膜を備え、かつ前記絶縁性皮膜の表面にさらに導電性
皮膜を備えた構造にすることにより、半導体自体から発
生する電磁波をしやへいすることが可能となり、また外
部からの電磁波についても同様にじゃへいすることが可
能となる。これにより半導体装置と外部装置の両者の電
磁波による誤動作を未然に防ぐことができる。
実施例
次に本発明を第１図、第２図に示す実施例により説明す
る。
る。
第１図は、内部封止物体の表面全体に絶縁性皮膜を設け
た場合の、本発明による樹脂封止型半導体装置の断面図
である。同図において、内部封止物体は表面全体がプラ
ズマ・ナイトライド膜による絶縁性皮膜１０によって完
全に覆われた構造であり、その状態て樹脂６により封止
がなされている。このため、ポンディングパッド電極４
．チップ側面９および金属細線５の表面は完全に絶縁性
皮膜で覆われている。これにより外部もしくは樹脂中か
らの汚染源に対し、十分なブロッキング硬化を有する。
た場合の、本発明による樹脂封止型半導体装置の断面図
である。同図において、内部封止物体は表面全体がプラ
ズマ・ナイトライド膜による絶縁性皮膜１０によって完
全に覆われた構造であり、その状態て樹脂６により封止
がなされている。このため、ポンディングパッド電極４
．チップ側面９および金属細線５の表面は完全に絶縁性
皮膜で覆われている。これにより外部もしくは樹脂中か
らの汚染源に対し、十分なブロッキング硬化を有する。
また絶縁性皮膜１０により補強されるため金属細線５の
曲がり強度が大幅に改善されるとともに、最悪の場合、
隣接金属細線同志が接触しても相互の絶縁性が失われる
ことはない。なお、前記絶縁性皮膜１０は約３００℃の
温度で気相成長させたプラズマ・ナイトライド膜である
ため、金属網＋１５の変色や変形に対しては何ら問題が
生じない。
曲がり強度が大幅に改善されるとともに、最悪の場合、
隣接金属細線同志が接触しても相互の絶縁性が失われる
ことはない。なお、前記絶縁性皮膜１０は約３００℃の
温度で気相成長させたプラズマ・ナイトライド膜である
ため、金属網＋１５の変色や変形に対しては何ら問題が
生じない。
本実施例では絶縁性皮膜とし７てプラズマ・ナイトライ
ド膜を使用したが、３５０℃以下の熱処理で形成する膜
であれば他の膜でも適用は可能である。当然、シリコン
酸化膜や、熱硬化温度が３５０℃以下のポリイミド系樹
脂を用いてもさしつかえない。
ド膜を使用したが、３５０℃以下の熱処理で形成する膜
であれば他の膜でも適用は可能である。当然、シリコン
酸化膜や、熱硬化温度が３５０℃以下のポリイミド系樹
脂を用いてもさしつかえない。
さらにチップ表面保護膜１１として従来ＰＳＧ膜の表面
にプラズマ・ナイトライド膜を形成する二重保護膜構造
を適用していた半導体装置の場合、前記プラズマ・ナイ
トライド膜形成を省略し、ワイヤーボンド後に実施する
プラズマ・ナイトライド膜による絶縁性皮膜によって代
用することが可能である。この方法を使用すれば、高信
頼性が得られるとともにコスト的にもメリットがある。
にプラズマ・ナイトライド膜を形成する二重保護膜構造
を適用していた半導体装置の場合、前記プラズマ・ナイ
トライド膜形成を省略し、ワイヤーボンド後に実施する
プラズマ・ナイトライド膜による絶縁性皮膜によって代
用することが可能である。この方法を使用すれば、高信
頼性が得られるとともにコスト的にもメリットがある。
第２図は内部訂正物体の表面全体を絶縁性皮膜１０で覆
い、かつ、前記絶縁性皮膜１０の表面をさらに導電性皮
膜１２で覆った本発明の第２の実施例による樹脂封止型
半導体装置の断面図である。
い、かつ、前記絶縁性皮膜１０の表面をさらに導電性皮
膜１２で覆った本発明の第２の実施例による樹脂封止型
半導体装置の断面図である。
同図において、絶縁性圧１１ＲＩＯはプラズマ・ナイト
ライド膜を用いている。また、導電性皮膜１２は銅の粉
末を混合した樹脂塗料を常温で塗布し、硬化させたもの
である。この構造により、内部訂正物体は完全に導電性
皮膜］２て覆われる。これにより半導体装置と外部電子
機器の両者の電磁波による誤動作の可能性を大幅に低減
し、半導体装置の信頼性を向上させることができる。な
お、本実施例では導電性皮膜として銅の粉末を混合した
樹脂塗料を用いたが、導電性を有し、かつ３５０℃以下
で形成、硬化可能なものであれば他の導電性皮膜でもよ
い。
ライド膜を用いている。また、導電性皮膜１２は銅の粉
末を混合した樹脂塗料を常温で塗布し、硬化させたもの
である。この構造により、内部訂正物体は完全に導電性
皮膜］２て覆われる。これにより半導体装置と外部電子
機器の両者の電磁波による誤動作の可能性を大幅に低減
し、半導体装置の信頼性を向上させることができる。な
お、本実施例では導電性皮膜として銅の粉末を混合した
樹脂塗料を用いたが、導電性を有し、かつ３５０℃以下
で形成、硬化可能なものであれば他の導電性皮膜でもよ
い。
発明の効果
以上述べたように本発明による樹脂封止型半導体装置に
よれば、従来問題であった、樹脂内外からの汚染源に対
する半導体装置の信頼性を向上させ、封正特の金属！ｍ
線流れにともなう歩留り低下を防止し、さらに半導体装
置の電磁波に起因する誤動作を大幅に低減することによ
り、樹脂封止型半導体装置の品質を著しく向上させるこ
とができる。
よれば、従来問題であった、樹脂内外からの汚染源に対
する半導体装置の信頼性を向上させ、封正特の金属！ｍ
線流れにともなう歩留り低下を防止し、さらに半導体装
置の電磁波に起因する誤動作を大幅に低減することによ
り、樹脂封止型半導体装置の品質を著しく向上させるこ
とができる。
第１図および第２図は本発明の第１．第２の実施例にお
ける樹脂封止型半導体装置の断面図、第３図は従来の樹
脂封止型半導体装置の断面図である。 １・・・・・・チップ搭載タブ、２・・・・・・半導体
チップ、３・・・・・・ハードフレーム、４・・・・・
・ポンディングパッド電極、５・・・・・・金属細線、
６・・・・・・樹脂、７・・・・・・チップ表面保護膜
、８・・・・・・保護膜開口部、９・・・・・・半導体
チップ側面、１０・・・・・・絶縁性皮膜、１１・・・
・・・チップ表面保護膜、１２・・・・・・導電性皮膜
。
ける樹脂封止型半導体装置の断面図、第３図は従来の樹
脂封止型半導体装置の断面図である。 １・・・・・・チップ搭載タブ、２・・・・・・半導体
チップ、３・・・・・・ハードフレーム、４・・・・・
・ポンディングパッド電極、５・・・・・・金属細線、
６・・・・・・樹脂、７・・・・・・チップ表面保護膜
、８・・・・・・保護膜開口部、９・・・・・・半導体
チップ側面、１０・・・・・・絶縁性皮膜、１１・・・
・・・チップ表面保護膜、１２・・・・・・導電性皮膜
。
Claims (6)
- （１）樹脂封止域内に配置されるすべての部品の全表面
を絶縁性皮膜で覆ったことを特徴とする樹脂封止型半導
体装置。 - （２）樹脂封止域内に配置されるすべての部品の全表面
を絶縁性被膜で覆うとともに、前記絶縁性皮膜を３５０
℃以下の温度で気相成長させたシリコン・ナイトライド
膜またはシリコン酸化膜で形成することを特徴とする樹
脂封止型半導体装置の製造方法。 - （３）樹脂封止域内に配置されるすべての部品の全表面
を絶縁性皮膜で覆うとともに、前記絶縁性皮膜を３５０
℃以下の温度で熱硬化させたポリイミド系樹脂で形成す
ることを特徴とする樹脂封止型半導体装置の製造方法。 - （４）樹脂封止域内に配置されるすべての部品の全表面
を絶縁性皮膜で覆い、かつ前記絶縁性皮膜の表面を導電
性皮膜で覆ったことを特徴とする樹脂封止型半導体装置
。 - （５）樹脂封止域内に配置されるすべての部品の全表面
を絶縁性皮膜で覆い、かつ前記絶縁性皮膜の表面を導電
性皮膜で覆うとともに、前記導電性皮膜を、ニッケルま
たは銅の粉末を混合した樹脂塗料を塗布することにより
形成することを特徴とする樹脂封止型半導体装置の製造
方法。 - （６）チップ表面保護膜としてＰＳＧ膜を形成した半導
体チップを含み樹脂封止域内に配置されるすべての部品
の全表面をプラズマ・ナイトライド膜で覆うとともに、
前記プラズマ・ナイトライド膜の形成をワイヤボンディ
ング後に行うことを特徴とする樹脂封止型半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285072A JPH04158557A (ja) | 1990-10-22 | 1990-10-22 | 樹脂封止型半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285072A JPH04158557A (ja) | 1990-10-22 | 1990-10-22 | 樹脂封止型半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04158557A true JPH04158557A (ja) | 1992-06-01 |
Family
ID=17686786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2285072A Pending JPH04158557A (ja) | 1990-10-22 | 1990-10-22 | 樹脂封止型半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04158557A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037652A (en) * | 1997-05-29 | 2000-03-14 | Nec Corporation | Lead frame with each lead having a peel generation preventing means and a semiconductor device using same |
| US6847122B1 (en) * | 2003-10-16 | 2005-01-25 | Kulicke & Soffa Investments, Inc. | System and method for preventing and alleviating short circuiting in a semiconductor device |
| US7138328B2 (en) * | 2002-12-18 | 2006-11-21 | Freescale Semiconductor, Inc. | Packaged IC using insulated wire |
| US7179688B2 (en) | 2003-10-16 | 2007-02-20 | Kulicke And Soffa Industries, Inc. | Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method |
-
1990
- 1990-10-22 JP JP2285072A patent/JPH04158557A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037652A (en) * | 1997-05-29 | 2000-03-14 | Nec Corporation | Lead frame with each lead having a peel generation preventing means and a semiconductor device using same |
| US7138328B2 (en) * | 2002-12-18 | 2006-11-21 | Freescale Semiconductor, Inc. | Packaged IC using insulated wire |
| US6847122B1 (en) * | 2003-10-16 | 2005-01-25 | Kulicke & Soffa Investments, Inc. | System and method for preventing and alleviating short circuiting in a semiconductor device |
| US7179688B2 (en) | 2003-10-16 | 2007-02-20 | Kulicke And Soffa Industries, Inc. | Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10741528B2 (en) | Semiconductor device with an electrically-coupled protection mechanism and associated systems, devices, and methods | |
| US7615871B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| JPH06209054A (ja) | 半導体装置 | |
| KR910001419B1 (ko) | 수지봉합형 집적회로장치 | |
| US20090026595A1 (en) | Semiconductor device package | |
| KR102231769B1 (ko) | 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법 | |
| US6867480B2 (en) | Electromagnetic interference package protection | |
| KR101070814B1 (ko) | 반도체패키지 및 그 제조방법 | |
| KR20030024616A (ko) | 반도체 장치 | |
| US6627966B2 (en) | Method and device for sealing ceramic package of saw filter | |
| KR101070799B1 (ko) | 반도체패키지 및 그 제조방법 | |
| US9281243B2 (en) | Chip scale package structure and manufacturing method thereof | |
| JP2870162B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63216352A (ja) | 半導体装置の製造方法 | |
| JPH02113533A (ja) | 半導体装置 | |
| JP2993456B2 (ja) | 半導体装置及びその製造方法 | |
| JP2933554B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0354470B2 (ja) | ||
| JP2633557B2 (ja) | 樹脂封止型集積回路装置 | |
| JPS62205650A (ja) | 半導体装置用基板 | |
| JPS59224152A (ja) | 集積回路装置 | |
| JPH077105A (ja) | 半導体素子及び樹脂封止型半導体装置 | |
| JPS63128634A (ja) | 半導体装置の製造方法 | |
| JP3016663B2 (ja) | 半導体装置 | |
| JPH04360562A (ja) | 半導体装置 |