JPH04159746A - Ｉｃテストシステム - Google Patents
ＩｃテストシステムInfo
- Publication number
- JPH04159746A JPH04159746A JP28652790A JP28652790A JPH04159746A JP H04159746 A JPH04159746 A JP H04159746A JP 28652790 A JP28652790 A JP 28652790A JP 28652790 A JP28652790 A JP 28652790A JP H04159746 A JPH04159746 A JP H04159746A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- defective
- image processing
- test system
- reliability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は品質、信頼性が要求されるＩＣテストシステ
ムに関するものである。
ムに関するものである。
第８図ｉｆ来の工Ｃテストシステムの−ｆｆＥＩな工Ｃ
のテスト工程を示すフローチャート、第４図は電気的特
性においては良品であるが品質。
のテスト工程を示すフローチャート、第４図は電気的特
性においては良品であるが品質。
信頼性に欠ける工Ｃ′ｆｔ表わすための回路図、第６図
は第４図のパターンを示す平面図、第６図は第６図のＡ
部の良品パターンを示す部分平面図、第７図は第６図の
不良品パターンを示す部分平面図である。
は第４図のパターンを示す平面図、第６図は第６図のＡ
部の良品パターンを示す部分平面図、第７図は第６図の
不良品パターンを示す部分平面図である。
次に動作について説明する。
第８図のフローチャートにおきいて、まず、ステップｌ
で論理９回路、パターン図の設計を行い１次にステップ
２でタエハプロセス行い１次にステップ８において９回
路試験を行うが９回路試験においてに、電気的特性によ
り良品、不良品の判定を行い、この良品のみがステップ
舎の組立てパッケージ、そしてステップ５の信頼性テス
ト、完了後製品として出荷を行っている（ステップ６）
。
で論理９回路、パターン図の設計を行い１次にステップ
２でタエハプロセス行い１次にステップ８において９回
路試験を行うが９回路試験においてに、電気的特性によ
り良品、不良品の判定を行い、この良品のみがステップ
舎の組立てパッケージ、そしてステップ５の信頼性テス
ト、完了後製品として出荷を行っている（ステップ６）
。
第４図は、電気的特性においては良品であるが品質、信
頼性に欠ける工Ｃを示す回路図で。
頼性に欠ける工Ｃを示す回路図で。
第６図は第４図の回路図をパターン図に設計した平面図
で１図中Ａ部は問題頃を示す箇所である。第６図はＡ部
が電気的特性において良品であり、又１品質、信頼性が
高い状態の平面図で、ＩＡ７図はＡ部が電気的には良品
であるが１品質、信頼性の低い状態の平面図で９図示Ｂ
ｌがその原因であり、それは田カパット１！ｊに接続さ
れるパターン配線＋２１に対し、ＧＮＤパッド（３）に
接続されるパターン配線（４）がマスクのごみなどによ
り接近しているため、眠気的特性においては良品である
が長時間ＩＣを使用した際は、ストレスなどにより、出
力とＧＮＤがショートする場合があるため９品質、信頼
性に問題があることを示す。
で１図中Ａ部は問題頃を示す箇所である。第６図はＡ部
が電気的特性において良品であり、又１品質、信頼性が
高い状態の平面図で、ＩＡ７図はＡ部が電気的には良品
であるが１品質、信頼性の低い状態の平面図で９図示Ｂ
ｌがその原因であり、それは田カパット１！ｊに接続さ
れるパターン配線＋２１に対し、ＧＮＤパッド（３）に
接続されるパターン配線（４）がマスクのごみなどによ
り接近しているため、眠気的特性においては良品である
が長時間ＩＣを使用した際は、ストレスなどにより、出
力とＧＮＤがショートする場合があるため９品質、信頼
性に問題があることを示す。
従来のＩＣテストシステムＦｉ電気的特性において良品
、不良品の判定音行っていたので１以上のように電気的
特性では、良品であるが１品質、信頼性に欠ける製品を
作り出すという問題、依があった。
、不良品の判定音行っていたので１以上のように電気的
特性では、良品であるが１品質、信頼性に欠ける製品を
作り出すという問題、依があった。
この発明は上記のような問題戟を解決するためになされ
たもので、電気的特性において良品であるが２品質、信
頼性の欠けるＩＣを発見することがでさる工Ｃテストシ
ステムｔｍるこのを目的とする。
たもので、電気的特性において良品であるが２品質、信
頼性の欠けるＩＣを発見することがでさる工Ｃテストシ
ステムｔｍるこのを目的とする。
〔課題ケ解決するだめの手段〕
この発明シて係るＩＣテストシステムは、工Ｃの良品、
不良品判定を電気的特性でなく、ウェハ上に作られたＩ
Ｃのパターン回路の設計データとの比較を行うようにし
たものである。
不良品判定を電気的特性でなく、ウェハ上に作られたＩ
Ｃのパターン回路の設計データとの比較を行うようにし
たものである。
この発明における工Ｃテストシステムは、センサーによ
りウェハ上の回路パターンｆｔ読み取り画像処理し、設
計データと比較をすることにヨリ、パターンの欠陥を発
見する。
りウェハ上の回路パターンｆｔ読み取り画像処理し、設
計データと比較をすることにヨリ、パターンの欠陥を発
見する。
以上、この発明の一実施例ケ図について説明する。
第１図はこの発明の一実施例である工Ｃテストシステム
の構成を示すブロック図で６る０図において、ａυはウ
ェハプロセス完了後のウェハ、 ＋＋２１はパターン回
路図を読み取るセンサ一部、０３１は画像処理装置、
Ｑ４１は画像処理の結果、Ｑ５）は設計データ、 ＵＩ
ｌＯはパターン展開装置１口ηはパターン展開後の結果
、（Ｉｌ１９は比較を行うマイクロプロセッサ一部、翰
は比較後の製品の処理である。
の構成を示すブロック図で６る０図において、ａυはウ
ェハプロセス完了後のウェハ、 ＋＋２１はパターン回
路図を読み取るセンサ一部、０３１は画像処理装置、
Ｑ４１は画像処理の結果、Ｑ５）は設計データ、 ＵＩ
ｌＯはパターン展開装置１口ηはパターン展開後の結果
、（Ｉｌ１９は比較を行うマイクロプロセッサ一部、翰
は比較後の製品の処理である。
第２図は第１図のＩＣテストシステムのテスト工程を示
すフローチャートである。
すフローチャートである。
次に動作について説明する。
ＩＣテストシステムはウェハＪＤのプロセス完了後のウ
ェハＵυ上の１つの工Ｏをセンサ一部賭で工Ｃのパター
ンを読み取り０次ＶＣ読み取ったデータ全画像処理装置
ａ濁により画像処理を行いパターン結果Ｉのように画面
？細かい画素に分は各画素の白黒ケ判定する（例として
、アルミ配保部全黒、他の部分ヶ白と表わす）Ｉ？：に
、ｌ（ｍｌ設計データｔ１５）ｋパターン展開装置−で
パターン回路に展開し、同様の画像処理を行ないパター
ン結果１１ηのように画面を細かい画素に分は各画素の
白黒を薯」定する。以上の画１象処理データ圓ａηをマ
イクロプロセッサ一部Ｑ８）において比較を行い良品、
不良品の判定全行なう。第２図は以上の工Ｏテスト工程
をウェハプロセス完了後のパターン検査という工程で今
回の工Ｃテストシステム金尋人したフローチャートであ
る。
ェハＵυ上の１つの工Ｏをセンサ一部賭で工Ｃのパター
ンを読み取り０次ＶＣ読み取ったデータ全画像処理装置
ａ濁により画像処理を行いパターン結果Ｉのように画面
？細かい画素に分は各画素の白黒ケ判定する（例として
、アルミ配保部全黒、他の部分ヶ白と表わす）Ｉ？：に
、ｌ（ｍｌ設計データｔ１５）ｋパターン展開装置−で
パターン回路に展開し、同様の画像処理を行ないパター
ン結果１１ηのように画面を細かい画素に分は各画素の
白黒を薯」定する。以上の画１象処理データ圓ａηをマ
イクロプロセッサ一部Ｑ８）において比較を行い良品、
不良品の判定全行なう。第２図は以上の工Ｏテスト工程
をウェハプロセス完了後のパターン検査という工程で今
回の工Ｃテストシステム金尋人したフローチャートであ
る。
なお、上記実施例ではＩＣのパターン不良の場合につい
て説明したが、マスクの不純物付着などの検査にも適用
することが出来ることは言うまでもない。
て説明したが、マスクの不純物付着などの検査にも適用
することが出来ることは言うまでもない。
以上のようにこの発明によれば、電気的特性において良
品、不良品を判定する方法にパターンの検査により、良
品、不良品の判定音する方法を９日えたので、先の問題
点を解決し、製品の品質、信頼性の向上が見込れる。
品、不良品を判定する方法にパターンの検査により、良
品、不良品の判定音する方法を９日えたので、先の問題
点を解決し、製品の品質、信頼性の向上が見込れる。
第１図はこの発明の一実施例である工Ｃテストシステム
の構成を示すブロック図、第２図は第１図のＩＣテスト
システムのテスト工程を示すフローチャート、第８図は
従来の工Ｃテストシステムのテスト工程を示すフローチ
ャート。 第４図は従来のＩＣの回路図、第５図は第４図の回Ｔ＠
を構成するパターンを示す−Ｐ面図、第６図、第７図Ｖ
′ｉ第６図の良品、不良品τ説明するための部分平面図
である。 図ＶＣおいて、Ｕはウェハ、０２１はセンサ一部。 （１２１はセンデ一部、り噂は画像処理装置、 Ｑ４１
は画像処理のパターン結果、θωは設計データ、すＱは
パターン展開装置＋’＋７）はパターン展開結果、 （
１８１はマイクロプロセッサ一部、０９）は比較後の製
品処理ケ示す。
の構成を示すブロック図、第２図は第１図のＩＣテスト
システムのテスト工程を示すフローチャート、第８図は
従来の工Ｃテストシステムのテスト工程を示すフローチ
ャート。 第４図は従来のＩＣの回路図、第５図は第４図の回Ｔ＠
を構成するパターンを示す−Ｐ面図、第６図、第７図Ｖ
′ｉ第６図の良品、不良品τ説明するための部分平面図
である。 図ＶＣおいて、Ｕはウェハ、０２１はセンサ一部。 （１２１はセンデ一部、り噂は画像処理装置、 Ｑ４１
は画像処理のパターン結果、θωは設計データ、すＱは
パターン展開装置＋’＋７）はパターン展開結果、 （
１８１はマイクロプロセッサ一部、０９）は比較後の製
品処理ケ示す。
Claims (1)
- 半導体集積回路の良品、不良品判定を行うＩＣテストシ
ステムにおいて、ウェハ上の回路パターンを読み取り、
設計データとの比較を行うことを特徴とするＩＣテスト
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28652790A JPH04159746A (ja) | 1990-10-23 | 1990-10-23 | Ｉｃテストシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28652790A JPH04159746A (ja) | 1990-10-23 | 1990-10-23 | Ｉｃテストシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04159746A true JPH04159746A (ja) | 1992-06-02 |
Family
ID=17705568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28652790A Pending JPH04159746A (ja) | 1990-10-23 | 1990-10-23 | Ｉｃテストシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04159746A (ja) |
-
1990
- 1990-10-23 JP JP28652790A patent/JPH04159746A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| JP3187827B2 (ja) | パターン検査方法および装置 | |
| JPH11204597A (ja) | 半導体装置の製造方法および半導体ウエハ | |
| JP3370315B2 (ja) | パターン検査方法および装置 | |
| JPH05281151A (ja) | ウエハパターン検査装置 | |
| JP3171949B2 (ja) | ワイヤボンディング検査方法 | |
| JP2765339B2 (ja) | スルーホール検査装置 | |
| JP2982413B2 (ja) | 共通欠陥検査方法 | |
| JPH09293763A (ja) | 半導体基板表面の自動外観検査装置 | |
| JPH058762B2 (ja) | ||
| JPS61156828A (ja) | 半導体装置 | |
| JP2536727B2 (ja) | パタ―ン検査装置 | |
| JPH04365045A (ja) | レチクルパターン検査装置 | |
| JPH0416752A (ja) | 欠陥検査装置 | |
| JPS63115035A (ja) | パタ−ンデ−タ検査装置 | |
| JPH05335389A (ja) | ボンディングワイヤ検査装置 | |
| JPH05335390A (ja) | ボンディングワイヤ検査装置 | |
| JPS598343A (ja) | 半導体装置の試験方式 | |
| JPS60158641A (ja) | スクランブルウエハ−テスト方式 | |
| JPS6246205A (ja) | Ｉｃリ−ドフレ−ムの検査方法 | |
| JPH03292752A (ja) | パターン欠陥検査装置 | |
| JPH03120697A (ja) | 集積回路装置 | |
| JPH07113852A (ja) | 半導体集積回路 | |
| JPS585637A (ja) | 半導体チツプの形状検査装置 | |
| JPH0766262A (ja) | ボンディングワイヤ検査におけるネック部検出方法 |