JPH04162811A - パワーアンプおよびその制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 庄　　＋７１ｕ１１肚 この発明はパワーアンプおよびその制御方法に関シ、特
に電源投入後の出力電圧立ち上がりの安定化に、関する
。

従】！」幻１ 従来、この種のパワーアンプは、第４図に示すように、
コンパレータ（１）９反転回路■、差動アンプ■、出力
段（４）およびバイアス回路■で構成されており、出力
段（至）は８級プッシュプルで構成されており、パワー
トランジスタＱ５　、ＱＥｉはＮＰＮＴｒである。この
ような回路構成では、通常、電源投入後、出力電圧ｖ０
は０．１Ｖ程度からｖｏ。の中点まで上昇してその後、
中点電位を維持する。以下、この回路の動作を説明する
。

電源投入直後は、コンパレータ（１）のＶ□、■よりフ
ィルタ電圧■が低いため、電流１１が流れており、その
結果、差動アンプ３にＩ２およびＩ３の電流値が定常時
より多く流れ、その結果トランジスタＱ２のベース電位
は、第５図（ａ）のように定常時より上昇している。さ
らに、コンパレータ（１）に１１の電流が流れていると
きは、反転回路■のトランジスタＱ１が飽和しているの
で、バイアス回路■のトランジスタＱ９のベース電位は
、第５図（ｂ）の　ようにほぼＧＮＤ電位である。その
結果、出力段（４）のトランジスタＱ４にはベース電流
が流れないため、トランジスタＱ５のエミッタ電位（出
力電圧ＶＯ）は、第５図（Ｃ）のようにほぼＧＮＤ電位
である。この場合、トランジスタＱ６は、飽和状態にな
っている。

次に、フィルタ電圧■が上昇してコンパレータ（１）が
切換わると、まず、反転回路■のトランジスタＱ１の飽
和が解除されるので、バイアス回路■のトランジスタＱ
９のベース電位は、第５図（ｂ）のように時刻ｔ２で上
昇する。次に、電流Ｉ、が減少するため、差動アンプ■
の電流１２，１．が減少して、トランジスタＱ２のベー
ス電位が、第５図（ａ）のように時刻ｔ１で低下する。

その結果、時刻ｔ１でトランジスタＱ４にベース電流が
流れて、トランジスタＱ５が動作し、第５図（Ｃ）のよ
うに時刻ｔ１で出力電圧ｖｏ　（８）が立ち上がる。

日の　　　。

ところで、上記の従来のパワーアンプの制御方法では、
パワートランジスタＱＢが飽和状態から活性領域に移行
するとき、パワートランジスタＱ５が急激に動作するの
で、瞬間的に大電流がパワートランジスタＱ５．Ｑ６に
流れるため、発振しやすい。

従って、天絡あるいは地絡の保護回路を同一チップに内
蔵した場合は、上記の発振によってこれらの保護回路が
誤動作して、出力電圧Ｖ。が立ち上がらないという欠点
があった。

そこで、この発明は、パワートランジスタＱ５゜ＱＢの
切り換わり時に、両トランジスタＱ５　、ＱＧが同時に
動作状態にならないパワートランジスタおよびその制御
方法を提供することを目的とする。

、の この発明のパワーアンプは、特許請求の範囲１の基準電
圧とフィルタ電圧とを比較するコンパレータと、このコ
ンパレータの出力に応じて動作する反転回路およびバイ
アス回路と、前記反転回路の出力に応じて動作する差動
アンプと、この差動アンプおよび前記バイアス回路の出
力に応じて動作する出力段とを具備するパワーアンプに
おいて、 前記反転回路を構成するトランジスタのベースをフロー
ティングにするとともに、エミッタを抵抗を介して接地
して構成されている。

この発明のパワーアンプは、また、特許請求の範囲２の
基準電圧とフィルタ電圧とを比較するコンパレータと、
このコンパレータの出力に応じて動作する反転回路およ
びバイアス回路と、前記反転回路の出力に応じて動作す
る差動アンプと、この差動アンプおよび前記バイアス回
路の出力に応じて動作する出力段とを具備するパワーア
ンプにおいて、 前記バイアス回路に電源電圧分圧手段を設け、その分圧
点を、基準電圧に応じて動作するトランジスタと並列接
続されたトランジスタのベースおよび反転回路を構成す
るトランジスタのコレクタに接続するとともに、反転回
路を構成するトランジスタのベースに、コレクタΦベー
スを短絡したトランジスタのベースを接続して構成され
ている。

また、この発明のパワーアンプめ制御方法は波形の上下
をＮＰＮトランジスタで出力するプッシュプル方式のパ
ワーアンプにおいて、上下のパワートランジスタを電流
制限した状態で出力電圧を立ち上げた後、上下のパワー
トランジスタの電流制限を解除することによって構成さ
れている。

１反 上記の構成によると、波形の上下をＮＰＮトランジスタ
で出力するプッシュプル方式のパワーアンプにおいて、
出力電圧が立ち上がるときに上下のパワートランジスタ
の電流を制限することによって、瞬間的な発振を防止で
きるため、天絡あるいは地絡の保護回路が同一チップに
内蔵されていても、誤動作することなく、出力が安定に
立ち上がる。

尖五阻　− 以下、この発明について図面を参照して説明する。

第１図は、この発明の一実施例のパワーアンプの等価回
路図である。第４図の従来例とはトランジスタＱｌのベ
ース−ＧＮＤ間の抵抗Ｒ１を削除した点と、トランジス
タＱｌのエミッターＧＮＤ間に抵抗Ｒ３を挿入した点が
異なっており、その他の回路は従来例と同一であるので
、同一箇所には同一符号を付している。

次に上記のトランジスタＱｌを含むコンパレータ（１）
の動作について説明する。

電源投入直後は、フィルタ電圧■がＶｒｅｒ（６）より
低いため、電流！、が流れており、１２およびＩ３の電
流値が定常値より多く流れ、その結果トランジスタＱ２
のベース電位は、第２図（ａ）のように定常時より上昇
している。このとき、トランジスタＱｌのベースには電
流Ｉ４が流れているため、トランジスタＱ９のベース電
圧を下げるように動作する。この場合、トランジスタＱ
ｌのエミッターＧＮＤ間には抵抗Ｒ３が挿入されている
ので、抵抗Ｒ３の電位降下分がある。その結果、トラン
ジスタＱ３のベース電位は抵抗値Ｒ３の値で自由に決め
ることができ、トランジスタＱ９のベース電位を０．９
　Ｖ程度に設定した場合は、第２図（ｂ）のようになる
。

この場合、トランジスタＱｌのべ−ｘ　−Ｇ　Ｎ　Ｄ　
間に抵抗が入っていないため、フィルタ電圧■が上昇し
てコンパレータ（１）が切換わるとき、トランジスタＱ
９のベース電圧上昇よりもトランジスタＱ２のベース電
圧が降下する時刻ｔ□の方が早い。よって、トランジス
タＱ９のベース電位が定常時より下がった状態、つまり
トランジスタＱ８の電流値が定常値より少ない状態で、
トランジスタＱ２のベースが定常値になるため、パワー
トランジスタＱ５　、ＱＢの電流を制限した状態で出力
電圧Ｖ。Ｉ２３）が第２図（Ｃ）の時刻ｔ１で、発振す
ることなく安定に立ち上がる。

出力電圧Ｖ。（８）が安定に立ち上がった後、トランジ
スタＱｌが完全にオフし、トランジスタＱ３のベースが
時刻ｔ３で定常値になるので、出力に接続された負荷を
充分に駆動できるようにする。

災胤叢２ 第３図は、この発明の第２実施例について説明するパワ
ーアンプの等価回路図である。この実施例は、前記第１
の実施例の反転回路■のトランジスタＱ１３のコレクタ
を、トランジスタＱ１５　、Ｑｌで構成されるカレント
ミラーに接続し、バイアス回路■のトランジスタＱｌｌ
のエミッタとＱＩＯベースとの接続点に、トランジスタ
Ｑ１４のエミッタを接続し、そのコレクタは接地し、ベ
ースとｖｏ。との間に抵抗Ｒ４＋ベースとＧＮＤとの間
には抵抗Ｒ１ｓを接続シ、かつベースをトランジスタＱ
１コレクタと接続した点を除いては第１の実施例と同様
であるため、同一部分には同一参照符号を付してその説
明を省略する。

この実施例では、電源投入直後のフィルタ電位■がＶ−
ｒ（ｅより低いときは、電流Ｉ４が流れるためトランジ
スタＱ１４のベース電位がトランジスタＱｌｌのベース
電位より下がると、トランジスタＱ１４が動作してトラ
ンジスタＱ１４のエミッタ電位が下がる。

つまり、トランジスタＱ９のベース電位が下がっており
、この状態でフィルタ電位■が上昇してコンパレータ（
１）が切換わると、まず、トランジスタＱ２のベース電
位が定常値になって、出力電圧Ｖ。（８）が立ち上がる
。次に、電流Ｉ４が減少して、トランジスタＱ１４がカ
ットオフしてトランジスタＱ３のベース電位を定常値に
する。この場合、電源投入直後のトランジスタＱＢのベ
ース電位は、抵抗Ｒ４＋Ｒ５で任意に調整できるので、
パワートランジスタＱ５．　ＱＢが発振しないような値
を選ぶことができる。

発瀝じＢ九１ 以上説明したように、この発明は、出力電圧が立ち上が
るときに上下のパワートランジスタの電流を制限するこ
とによって、瞬間的な発振を防止するようにしたことに
より、天絡あるいは地絡の保護回路が同一チップに内蔵
されていても、誤動作することなく、出力が安定に立ち
上がるという効果がある。

【図面の簡単な説明】

第１図はこの発明の第１の実施例によるパワーアンプの
等価回路図、第２図（ａ）〜（ｃ）は第１図の動作タイ
ミングをあられした電圧波形図である。 第３図はこの発明の第２の実施例によるパワーアンプの
等価回路図である。 第４図は従来のパワーアンプの等価回路図であり、第５
図は第４図の動作タイミングをあられした電圧波形図で
ある。 １・・・・・・コンパレータ、 ２・・・・・・反転回路、 ３・・・・・・差動アンプ、 ４・・・・・・出力段、 ５・・・・・・バイアス回路、 ８・・・・・・Ｖｒａｆｚ ７・・・・・・フィルタ電圧、 ８・・・・・・出力電圧ｙ。。 ｗ４．１図 勘２図　　ｔｌ ↓ １訂″１″Ｉ ｔｌ　　一時間 ↓ 一時間 →乃藺 １１３　　図 １１４図

Claims (1)

1. 【特許請求の範囲】 １、基準電圧とフィルタ電圧とを比較するコンパレータ
   と、このコンパレータの出力に応じて動作する反転回路
   およびバイアス回路と、前記反転回路の出力に応じて動
   作する差動アンプと、この差動アンプおよび前記バイア
   ス回路の出力に応じて動作する出力段とを具備するパワ
   ーアンプにおいて、 前記反転回路を構成するトランジスタのベースをフロー
   ティングにするとともに、エミッタを抵抗を介して接地
   したことを特徴とするパワーアンプ。 ２、基準電圧とフィルタ電圧とを比較するコンパレータ
   と、このコンパレータの出力に応じて動作する反転回路
   およびバイアス回路と、前記反転回路の出力に応じて動
   作する差動アンプと、この差動アンプおよび前記バイア
   ス回路の出力に応じて動作する出力段とを具備するパワ
   ーアンプにおいて、 前記バイアス回路に電源電圧分圧手段を設け、その分圧
   点を、基準電圧に応じて動作するトランジスタと並列接
   続されたトランジスタのベースおよび反転回路を構成す
   るトランジスタのコレクタに接続するとともに、反転回
   路を構成するトランジスタのベースに、コレクタ・ベー
   スを短絡したトランジスタのベースを接続したことを特
   徴とするパワーアンプ。 ３、波形の上下をＮＰＮトランジスタで出力するプッシ
   ュプル方式のパワーアンプにおいて、 上下のパワートランジスタを電流制限した状態で出力電
   圧を立ち上げた後、上下のパワートランジスタの電流制
   限を解除することを特徴とするパワーアンプの制御方法
   。