JPH04163924A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH04163924A JPH04163924A JP29133390A JP29133390A JPH04163924A JP H04163924 A JPH04163924 A JP H04163924A JP 29133390 A JP29133390 A JP 29133390A JP 29133390 A JP29133390 A JP 29133390A JP H04163924 A JPH04163924 A JP H04163924A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- semiconductor region
- conductive semiconductor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電界効果トランジスタ、例えばショットキゲ
ート型電界効果トランジスタいわゆるＭＥＳ−ＦＥＴ、
２次元電子ガスチャネルによる高電子移動度電界効果ト
ランジスタに係わる。
ート型電界効果トランジスタいわゆるＭＥＳ−ＦＥＴ、
２次元電子ガスチャネルによる高電子移動度電界効果ト
ランジスタに係わる。
本発明は電界効果トランジスタに係わり、電界効果トラ
ンジスタのゲート電極の、導電性半導体領域に対して接
触して形成されるゲート部と、ボンディング・パッド部
との連結部が導電性半導体領域から浮上されて成ること
によって寄生容量の低減化をはかって高速動作性等の特
性の向上をはかる。
ンジスタのゲート電極の、導電性半導体領域に対して接
触して形成されるゲート部と、ボンディング・パッド部
との連結部が導電性半導体領域から浮上されて成ること
によって寄生容量の低減化をはかって高速動作性等の特
性の向上をはかる。
近年超高周波回路への応用を目脂して、低雑音かつ高利
得な半導体装置、或いはそのモノリシック集積回路の研
究開発が活発化している。
得な半導体装置、或いはそのモノリシック集積回路の研
究開発が活発化している。
マイクロ波応用としては、すでにＧａＡｓ系のＭＥＳ−
ＦＥＴ、或いは２次元電子ガスチャネルによる高電子移
動度電界効果トランジスタなどの電界効果トランジスタ
の実用化が進められている。
ＦＥＴ、或いは２次元電子ガスチャネルによる高電子移
動度電界効果トランジスタなどの電界効果トランジスタ
の実用化が進められている。
これらのトランジスタにおいては、その高周波特性の向
上をはかるために、ゲート電極と半導体基体との間の寄
生容量を低減化することが要望されている。
上をはかるために、ゲート電極と半導体基体との間の寄
生容量を低減化することが要望されている。
従来の電界効果トランジスタの一例として、高電子移動
度電界効果トランジスタ例えばＨＥＭＴの場合について
説明すると、第５図にその一部路線的上面図を示すよう
に、この場合ゲート電極（３）は、半導体基体（１）上
に設けられた導電性半導体領域（２）上に形成され、こ
のゲート電極（３）の両側にこれを挟み込むようにソー
ス電極（４）及びドレイン電極（５）が配置されて成る
。
度電界効果トランジスタ例えばＨＥＭＴの場合について
説明すると、第５図にその一部路線的上面図を示すよう
に、この場合ゲート電極（３）は、半導体基体（１）上
に設けられた導電性半導体領域（２）上に形成され、こ
のゲート電極（３）の両側にこれを挟み込むようにソー
ス電極（４）及びドレイン電極（５）が配置されて成る
。
ＨＥＭＴにおいては、例えば第６図に路線的断面図を示
すように、例えば半絶縁性ＧａＡｓより成る半導体基体
（１）上に、ノンドープのＧａＡｓより成るチャネル形
成層（１２）、ノンドープのＡｌＧａＡｓより成るスペ
ーサ層（１４）、第１導電型例えばｎ型のＡｌＧａＡｓ
より成る電子供給層（１５）及び第１導電型例えばｎ型
のＧａＡｓより成るキャップ層（１６）を順次例えばＭ
ＯＣＶＤ（有機金属による化学的気相成長）法等のエピ
タキシャル成長により形成する。そしてこの後、例えば
フォトリソグラフィ等の適用によって他の素子とのアイ
ソレーション用メサ溝（６）を、例えば半導体基体（１
）が露出する深さに形成するメサ・エツチングを行う。
すように、例えば半絶縁性ＧａＡｓより成る半導体基体
（１）上に、ノンドープのＧａＡｓより成るチャネル形
成層（１２）、ノンドープのＡｌＧａＡｓより成るスペ
ーサ層（１４）、第１導電型例えばｎ型のＡｌＧａＡｓ
より成る電子供給層（１５）及び第１導電型例えばｎ型
のＧａＡｓより成るキャップ層（１６）を順次例えばＭ
ＯＣＶＤ（有機金属による化学的気相成長）法等のエピ
タキシャル成長により形成する。そしてこの後、例えば
フォトリソグラフィ等の適用によって他の素子とのアイ
ソレーション用メサ溝（６）を、例えば半導体基体（１
）が露出する深さに形成するメサ・エツチングを行う。
そしてこのように形成したキャップ層（１６）等の、メ
サ溝（６）以外の即ちメサ部に形成された導電性半導体
領域（２）上に例えばショットキー金属によるゲート電
極（３）を形成し、その一部から、このゲート電極に対
する例えばリードワイヤ等を引き出すボンディング・パ
ッド部（７）までを連結部（８）によって電気的に連結
する。この連結部（８）は、従来例えば第５図に示すよ
うに、ソース電極（４）の一部を分離して、導電性半導
体領域（２）上に直接的に例えばフォトリソグラフィの
適用によって形成されていた。
サ溝（６）以外の即ちメサ部に形成された導電性半導体
領域（２）上に例えばショットキー金属によるゲート電
極（３）を形成し、その一部から、このゲート電極に対
する例えばリードワイヤ等を引き出すボンディング・パ
ッド部（７）までを連結部（８）によって電気的に連結
する。この連結部（８）は、従来例えば第５図に示すよ
うに、ソース電極（４）の一部を分離して、導電性半導
体領域（２）上に直接的に例えばフォトリソグラフィの
適用によって形成されていた。
（１３）はＡｌＧａＡｓより成る２次元電子ガス層であ
る。
る。
しかしながら、上述したように連結部（８）を導電性半
導体領域（２）に接触させて形成した場合、この連結部
（８）と半導体基体（１）との間に寄生容量が生じ、こ
の容量値そのものも、導電性半導体領域（２）を形成す
るメサ・エツチングの縁部即ちアイソレーションエツチ
ングライン（６ａ）の位置の変動等により変化するため
、特性のばらつきを生じさせる原因となっていた。
導体領域（２）に接触させて形成した場合、この連結部
（８）と半導体基体（１）との間に寄生容量が生じ、こ
の容量値そのものも、導電性半導体領域（２）を形成す
るメサ・エツチングの縁部即ちアイソレーションエツチ
ングライン（６ａ）の位置の変動等により変化するため
、特性のばらつきを生じさせる原因となっていた。
更に、従来のゲート長は約０．５μ悄であったが、近年
トランジスタの高周波特性、例えば遮断周波数ｆ、や最
大周波数ｆ ｍｓｘ等の高周波特性の向上をはかるため
に短ゲート長化がはかられており、このためゲート長が
約０．１μ悄程度となった場合全体に対して上述した寄
生容量の占める割合が増大化して、高周波特性の劣化を
招来するという問題があった。
トランジスタの高周波特性、例えば遮断周波数ｆ、や最
大周波数ｆ ｍｓｘ等の高周波特性の向上をはかるため
に短ゲート長化がはかられており、このためゲート長が
約０．１μ悄程度となった場合全体に対して上述した寄
生容量の占める割合が増大化して、高周波特性の劣化を
招来するという問題があった。
本発明は、上述した寄生容量の低下をはかって高周波特
性の変動及び劣化を回避して、特性の向上をはかる。
性の変動及び劣化を回避して、特性の向上をはかる。
本発明は、第１図−Ａにその一例の上面図を示し、第１
図−ＢにそのＡ−Ａ線上の路線的断面図を示すように、
電界効果トランジスタのゲート電極（３）の、導電性半
導体領域（２）に対して接触して形成するゲート部（３
Ａ）と、ボンディング・パッド部（７）との連結部（８
）を導電性半導体領域（２）から浮上させる。
図−ＢにそのＡ−Ａ線上の路線的断面図を示すように、
電界効果トランジスタのゲート電極（３）の、導電性半
導体領域（２）に対して接触して形成するゲート部（３
Ａ）と、ボンディング・パッド部（７）との連結部（８
）を導電性半導体領域（２）から浮上させる。
上述したように、本発明電界効果トランジスタでは、そ
のゲート電極（３）とボンディング・パッド部（７）と
の連結部（８）が導電性半導体Ｎ域（２）から浮上して
成ることから、この連結部で８）と導電性半導体領域（
２）との間にいわば誘電率の小なる空気又は絶縁層が介
在されて成ることとなり、この部分における寄生容量の
低減化をはかることができる。
のゲート電極（３）とボンディング・パッド部（７）と
の連結部（８）が導電性半導体Ｎ域（２）から浮上して
成ることから、この連結部で８）と導電性半導体領域（
２）との間にいわば誘電率の小なる空気又は絶縁層が介
在されて成ることとなり、この部分における寄生容量の
低減化をはかることができる。
従って、導電性半導体領域（２）を形成するメサエッチ
ングラインの変動等による寄生容量自体の変動をも低減
化することができるため、特性のばらつきを低減化する
ことができる。
ングラインの変動等による寄生容量自体の変動をも低減
化することができるため、特性のばらつきを低減化する
ことができる。
更に、ゲート長が約０．１ｔ１ｍ程度とされて短ゲート
長化がはかられ、全体のゲート電極（３）に対して上述
の寄生容量の占める割合が太さなっても、寄生容量の低
減化をはかることによって、電界効果トランジスタ全体
における寄生容量の増大化をを抑制することができるた
め、トランジスタの高周波特性、例えば遮断周波数ｆア
や最大周波数ｆｏｘ等の高周波特性の向上をはかること
ができる。
長化がはかられ、全体のゲート電極（３）に対して上述
の寄生容量の占める割合が太さなっても、寄生容量の低
減化をはかることによって、電界効果トランジスタ全体
における寄生容量の増大化をを抑制することができるた
め、トランジスタの高周波特性、例えば遮断周波数ｆア
や最大周波数ｆｏｘ等の高周波特性の向上をはかること
ができる。
以下、本発明を電界効果トランジスタＨＥＭＴに適用す
る場合の一例を第２図Ａ−Ｄの製造工程図を参照して詳
細に説明する。この例においては、第１図−Ａ及び−Ｂ
に示すように、電界効果トランジスタのゲート電極（３
）の、導電性半導体領域（２）に対して接触して形成す
るゲート部（３Ａ）と、ボンディング・パッド部（７）
との連結部（８）を導電性半導体領域（２）から浮上さ
せる。この例においては、ゲート電極（３）のポンディ
ングパッド部（７）との連結部（８）において、ソース
電極（４）を分断した構造を採る場合で、更にそのゲー
ト電極（３）と、ボンディング・パッド部（７）及び連
結部（８）とを同時に即ち同一導電層によって一体に形
成する場合を示す。
る場合の一例を第２図Ａ−Ｄの製造工程図を参照して詳
細に説明する。この例においては、第１図−Ａ及び−Ｂ
に示すように、電界効果トランジスタのゲート電極（３
）の、導電性半導体領域（２）に対して接触して形成す
るゲート部（３Ａ）と、ボンディング・パッド部（７）
との連結部（８）を導電性半導体領域（２）から浮上さ
せる。この例においては、ゲート電極（３）のポンディ
ングパッド部（７）との連結部（８）において、ソース
電極（４）を分断した構造を採る場合で、更にそのゲー
ト電極（３）と、ボンディング・パッド部（７）及び連
結部（８）とを同時に即ち同一導電層によって一体に形
成する場合を示す。
先ず第２図Ａに示すように、ＧａＡｓ等の半絶縁性化合
物より成る半導体基体（１）上に、例えば第６図で説明
したように、ノンドープのＧａＡｓより成るチャネル形
成層（１２）、ノンドープのＡｌＧａＡｓより成るスペ
ーサ層（１４）、第１導電型例えばｎ型のＡｌＧａＡｓ
より成る電子供給層（１５）及び第１導電型例えばｎ型
のＧａＡｓより成るキャップ層（１６）を順次例えばＭ
ＯＣＶＤ法等によりエピタキシャル成長して形成する。
物より成る半導体基体（１）上に、例えば第６図で説明
したように、ノンドープのＧａＡｓより成るチャネル形
成層（１２）、ノンドープのＡｌＧａＡｓより成るスペ
ーサ層（１４）、第１導電型例えばｎ型のＡｌＧａＡｓ
より成る電子供給層（１５）及び第１導電型例えばｎ型
のＧａＡｓより成るキャップ層（１６）を順次例えばＭ
ＯＣＶＤ法等によりエピタキシャル成長して形成する。
そしてこの後例えばフォトリソグラフィ等の適用によっ
てメサ溝（６）を形成し、このメサ溝（６）によって囲
まれた導電性半導体領域（２）上の所要の領域に、例え
ばＡｕＧｅ／Ｎｉ等より成るソース電極（４）及びドレ
イン電極（５）をアロイによって形成する。そして、こ
の半導体基体（１）及び導電性半導体領域（２）上に全
面的に第１のレジスト（２１）を例えば厚さ０．３μｍ
として被着し、更に例えばＡｔより成る遮光効果を有す
る中間層（２２）を例えば厚さ１０００人として被着形
成した後、更に第２のレジスト（２３）を比較的厚く例
えば厚さ１．２μ謡として被着形成する。
てメサ溝（６）を形成し、このメサ溝（６）によって囲
まれた導電性半導体領域（２）上の所要の領域に、例え
ばＡｕＧｅ／Ｎｉ等より成るソース電極（４）及びドレ
イン電極（５）をアロイによって形成する。そして、こ
の半導体基体（１）及び導電性半導体領域（２）上に全
面的に第１のレジスト（２１）を例えば厚さ０．３μｍ
として被着し、更に例えばＡｔより成る遮光効果を有す
る中間層（２２）を例えば厚さ１０００人として被着形
成した後、更に第２のレジスト（２３）を比較的厚く例
えば厚さ１．２μ謡として被着形成する。
次に第２のレジスト（２３）に対してパターン露光を施
し、第２図Ｂに示すように、ゲート電極（３）等を形成
すべき領域上に窓（２３Ｗ）を形成し、続いてこの第２
のレジスト（２３）の窓（２３Ｗ）を通じて例えばウェ
ットエツチングによって中間層（２２）のパターニング
を行い、この中間層（２２）の窓（２２Ｗ）による開口
部が第２のレジスト（２３）の窓（２３Ｗ）による開口
部よりやや幅広となるように、いわゆるオーバーエツチ
ングを行うことによって、後述する材料層のパターニン
グを行うためのリフトオフの工程において良好にパター
ニングを行うことができるようにする。また上述の第２
のレジスト（２３）に対する露光工程において、中間層
（２２）を設けたことによって、この中間層（２２）が
露光用光線に対する遮光膜として機能するため、露光用
光の漏れ等によって生じる第１のレジスト（２１）の所
要部分以外の露光を確実に回避することができる。
し、第２図Ｂに示すように、ゲート電極（３）等を形成
すべき領域上に窓（２３Ｗ）を形成し、続いてこの第２
のレジスト（２３）の窓（２３Ｗ）を通じて例えばウェ
ットエツチングによって中間層（２２）のパターニング
を行い、この中間層（２２）の窓（２２Ｗ）による開口
部が第２のレジスト（２３）の窓（２３Ｗ）による開口
部よりやや幅広となるように、いわゆるオーバーエツチ
ングを行うことによって、後述する材料層のパターニン
グを行うためのリフトオフの工程において良好にパター
ニングを行うことができるようにする。また上述の第２
のレジスト（２３）に対する露光工程において、中間層
（２２）を設けたことによって、この中間層（２２）が
露光用光線に対する遮光膜として機能するため、露光用
光の漏れ等によって生じる第１のレジスト（２１）の所
要部分以外の露光を確実に回避することができる。
その後この窓（２３Ｗ）を通じて電子ビーム露光等によ
って第１のレジスト（２１）のパターン露光を行い、ゲ
ート電極（３）及びボンディング・パッド部（７）を形
成すべき領域上にそれぞれ窓部を設けた後、第２図Ｃに
示すように、この窓部内を含んで全面的にＡＩ等より成
る材料層（２４）を被着する。このときゲート電極（３
）形成部において、その基部側となる導電性領域（２）
の表面をリセスエッチングすることによりトランジスタ
のピンチオフ電圧を所定の値に調整することができる。
って第１のレジスト（２１）のパターン露光を行い、ゲ
ート電極（３）及びボンディング・パッド部（７）を形
成すべき領域上にそれぞれ窓部を設けた後、第２図Ｃに
示すように、この窓部内を含んで全面的にＡＩ等より成
る材料層（２４）を被着する。このときゲート電極（３
）形成部において、その基部側となる導電性領域（２）
の表面をリセスエッチングすることによりトランジスタ
のピンチオフ電圧を所定の値に調整することができる。
また、上述の中間層（２２）に対するエツチング工程に
おいて、オーバーエツチングを行ったことからこの中間
層（２２）と材料層（２４）との間に空隙部（２５）が
形成される。
おいて、オーバーエツチングを行ったことからこの中間
層（２２）と材料層（２４）との間に空隙部（２５）が
形成される。
次に第２図りに示すように、第１及び第２のレジスト（
２１）及び（２３）を中間層（２２）と共にリフトオフ
して、第２のレジスト（２３）上の材料層（２４）を除
去して、ゲート電極（３）、ボンディング・パッド部（
７）を形成すると共に、その間の連結部（８）下の第１
のレジスト層（２１）を例えばウェットエツチングによ
って除去することにより、空洞部（２７）を形成して連
結部（８）を導電性半導体領域（２）及び半導体基体（
９）から浮上して形成する。この後、Ｓｉ３Ｎ４等より
成る表面保護膜（２６）を全面的に被着形成する。この
場合上述の中間層（２２）及び材料層（２４）との間に
生じた空隙部（２５）に溶剤が入り込むことによって、
レジスト材の除去を良好に即ちリフトオフ性良く形成す
ることができる。
２１）及び（２３）を中間層（２２）と共にリフトオフ
して、第２のレジスト（２３）上の材料層（２４）を除
去して、ゲート電極（３）、ボンディング・パッド部（
７）を形成すると共に、その間の連結部（８）下の第１
のレジスト層（２１）を例えばウェットエツチングによ
って除去することにより、空洞部（２７）を形成して連
結部（８）を導電性半導体領域（２）及び半導体基体（
９）から浮上して形成する。この後、Ｓｉ３Ｎ４等より
成る表面保護膜（２６）を全面的に被着形成する。この
場合上述の中間層（２２）及び材料層（２４）との間に
生じた空隙部（２５）に溶剤が入り込むことによって、
レジスト材の除去を良好に即ちリフトオフ性良く形成す
ることができる。
また、第２図り中ＢＢ線上断面図を第３図に示すように
、上述の表面保護膜（２６）の膜厚を適切に選定して連
結部（８）の下部に空洞部（２７）が形成されるように
成すことができ、この場合は表面保護膜（２６）Ｆｆｇ
ち絶縁層をこの連結部（８）の下部に埋込むように被着
する場合に比して、空洞部（２７）による誘電率の低減
化によって、更に連結部（８）と導電性領域（２）との
寄生容量を低減化することができる。
、上述の表面保護膜（２６）の膜厚を適切に選定して連
結部（８）の下部に空洞部（２７）が形成されるように
成すことができ、この場合は表面保護膜（２６）Ｆｆｇ
ち絶縁層をこの連結部（８）の下部に埋込むように被着
する場合に比して、空洞部（２７）による誘電率の低減
化によって、更に連結部（８）と導電性領域（２）との
寄生容量を低減化することができる。
尚、上述の例はソース電極（４）が連結部（８）の下部
において分断された場合について述べたが、その他例え
ば第２図に一例の路線的断面図を示すように、連結部（
８）の下部に一部幅狭とされたソース電極（４）が連通
ずるように構成することもでき、ソース電極（４）の分
断を回避して、分断によるソース領域のロス部分を減少
させることができ、寄生容量のより低減化、相互コンダ
クタンスｇ１の低下を回避することもできる。
において分断された場合について述べたが、その他例え
ば第２図に一例の路線的断面図を示すように、連結部（
８）の下部に一部幅狭とされたソース電極（４）が連通
ずるように構成することもでき、ソース電極（４）の分
断を回避して、分断によるソース領域のロス部分を減少
させることができ、寄生容量のより低減化、相互コンダ
クタンスｇ１の低下を回避することもできる。
また、上述の例においてはゲート電極（３）、連結部（
８）及びボンディング・パッド部（７）を同時に即ち一
体に形成する場合を示したが、その他ゲート電極（３）
及びボンディング・パッド部（７）を形成した後に別体
構成として連結部（８）を形成することもてきる。しか
しながら、上述した一体構成を採る場合においては、連
結部（８）とゲート電極（３）との接触抵抗の介在によ
るゲート抵抗の増大化を回避すると共に、工程数の低減
化をはかることができ、特性の向上及び生産性の向上を
はかることができる。
８）及びボンディング・パッド部（７）を同時に即ち一
体に形成する場合を示したが、その他ゲート電極（３）
及びボンディング・パッド部（７）を形成した後に別体
構成として連結部（８）を形成することもてきる。しか
しながら、上述した一体構成を採る場合においては、連
結部（８）とゲート電極（３）との接触抵抗の介在によ
るゲート抵抗の増大化を回避すると共に、工程数の低減
化をはかることができ、特性の向上及び生産性の向上を
はかることができる。
上述したように、本発明電界効果トランジスタによれば
、ゲート電極（３）とボンディング・パッド部（７）と
の連結部（８）が導電性半導体領域（２）から浮上して
成ることから、この連結部（８）と導電性半導体領域（
２）との間にいわば誘電率の小なる空気又は絶縁層が介
在されて成ることとなり、この部分における寄生容量の
低減化をはかることができる。
、ゲート電極（３）とボンディング・パッド部（７）と
の連結部（８）が導電性半導体領域（２）から浮上して
成ることから、この連結部（８）と導電性半導体領域（
２）との間にいわば誘電率の小なる空気又は絶縁層が介
在されて成ることとなり、この部分における寄生容量の
低減化をはかることができる。
従って、導電性半導体領域（２）を形成するエツチング
ラインの変動等による寄生容量自体の変動をも低減化す
ることができるため、特性のばらつきを抑制することが
できる。
ラインの変動等による寄生容量自体の変動をも低減化す
ることができるため、特性のばらつきを抑制することが
できる。
更に、ゲート長が約０．１μ剛程度とされて短ゲート長
化がはかられ、ゲート電極（３）の全体に対して上述の
寄生容量の占める割合が大となっても、この寄生容量自
体の低減化をはかって、電界効果トランジスタ全体にお
ける寄生容量の増大化を抑制することができるため、ト
ランジスタの高周波特性、例えば遮断周波数ｆ７や最大
周波数ｆ ｗａｘ等の高周波特性の向上をはかることが
できる。
化がはかられ、ゲート電極（３）の全体に対して上述の
寄生容量の占める割合が大となっても、この寄生容量自
体の低減化をはかって、電界効果トランジスタ全体にお
ける寄生容量の増大化を抑制することができるため、ト
ランジスタの高周波特性、例えば遮断周波数ｆ７や最大
周波数ｆ ｗａｘ等の高周波特性の向上をはかることが
できる。
また連結部（８）の下部にソース電極（４）が連通ずる
ように構成する場合には、ソース電極（４）の分断によ
って相互コンダクタンスｇ、の低下を招くことを回避し
て、特性の向上をはかることができる。
ように構成する場合には、ソース電極（４）の分断によ
って相互コンダクタンスｇ、の低下を招くことを回避し
て、特性の向上をはかることができる。
更にまたゲート電極（３）、連結部（８）及びボンディ
ング・パッド部（７）とを一体に形成する場合には、ゲ
ート抵抗の低減化による特性の向上、また工程数の低減
化による生産性の向上をはかることができる。
ング・パッド部（７）とを一体に形成する場合には、ゲ
ート抵抗の低減化による特性の向上、また工程数の低減
化による生産性の向上をはかることができる。
第１図−Ａ及び第１図−Ｂは本発明電界効果トランジス
タの一例の要部の路線的拡大上面図及び断面図、第２図
Ａ−Ｄは本発明電界効果トランジスタの一例の製造工程
図、第３図は本発明電界効果トランジスタの要部の路線
的拡大断面図、第４図は本発明電界効果トランジスタの
他の例の路線的拡大断面図、第５図は従来の電界効果ト
ランジスタの一例の一部上面図、第６図は電界効果トラ
ンジスタの要部の路線的拡大断面図である。 （１）は半導体基体、（２）は導電性半導体領域、（３
）はゲート電極、（４）はソース電極、（５）はドレイ
ン電極、（６）はメサ溝、（７）はボンディング・パッ
ド部、（８）は連結部、（２１）及び（２３）は第１及
び第２のレジスト、（２２）は中間層、（２４）は材料
層、（２５）は空隙部、（２６）は表面保護膜、（２７
）は空洞部である。
タの一例の要部の路線的拡大上面図及び断面図、第２図
Ａ−Ｄは本発明電界効果トランジスタの一例の製造工程
図、第３図は本発明電界効果トランジスタの要部の路線
的拡大断面図、第４図は本発明電界効果トランジスタの
他の例の路線的拡大断面図、第５図は従来の電界効果ト
ランジスタの一例の一部上面図、第６図は電界効果トラ
ンジスタの要部の路線的拡大断面図である。 （１）は半導体基体、（２）は導電性半導体領域、（３
）はゲート電極、（４）はソース電極、（５）はドレイ
ン電極、（６）はメサ溝、（７）はボンディング・パッ
ド部、（８）は連結部、（２１）及び（２３）は第１及
び第２のレジスト、（２２）は中間層、（２４）は材料
層、（２５）は空隙部、（２６）は表面保護膜、（２７
）は空洞部である。
Claims (1)
- 【特許請求の範囲】 電界効果トランジスタのゲート電極の、導電性半導体
領域に対して接触して形成されるゲート部と、ボンディ
ング・パッド部との連結部が上記導電性半導体領域から
浮上されて成る ことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29133390A JPH04163924A (ja) | 1990-10-29 | 1990-10-29 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29133390A JPH04163924A (ja) | 1990-10-29 | 1990-10-29 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04163924A true JPH04163924A (ja) | 1992-06-09 |
Family
ID=17767560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29133390A Pending JPH04163924A (ja) | 1990-10-29 | 1990-10-29 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04163924A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253395A (ja) * | 2005-03-10 | 2006-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2007201413A (ja) * | 2006-01-25 | 2007-08-09 | Toshiba Corp | 半導体装置 |
-
1990
- 1990-10-29 JP JP29133390A patent/JPH04163924A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253395A (ja) * | 2005-03-10 | 2006-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2007201413A (ja) * | 2006-01-25 | 2007-08-09 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5364816A (en) | Fabrication method for III-V heterostructure field-effect transistors | |
| US6670652B2 (en) | Monolithically integrated E/D mode HEMT and method for fabricating the same | |
| CN1222047C (zh) | 假同晶高电子迁移率晶体管功率器件及其制造方法 | |
| US6717192B2 (en) | Schottky gate field effect transistor | |
| JP2010506397A (ja) | 単一電圧供給型シュードモルフィック高電子移動度トランジスタ（ｐｈｅｍｔ）パワーデバイスおよびこれの製造方法 | |
| US5409849A (en) | Method of manufacturing a compound semiconductor device having gate electrode self-aligned to source and drain electrodes | |
| US6979871B2 (en) | Semiconductor device having T-shaped gate electrode and method of manufacturing the same | |
| US5374835A (en) | Field effect transistor using compound semiconductor | |
| JP3285132B2 (ja) | 半導体装置の製造方法 | |
| US5643811A (en) | Method of making field effect transistor for high-frequency operation | |
| US5231040A (en) | Method of making a field effect transistor | |
| JPH10173137A (ja) | 半導体装置およびその製造方法 | |
| JPH04163924A (ja) | 電界効果トランジスタ | |
| JPS6253953B2 (ja) | ||
| JPH0228255B2 (ja) | ||
| US20080064155A1 (en) | Method for Producing a Multi-Stage Recess in a Layer Structure and a Field Effect Transistor with a Multi-Recessed Gate | |
| KR950003076Y1 (ko) | 화합물 반도체장치 | |
| JP2002270821A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH06120253A (ja) | 電界効果トランジスタ及びその製造方法 | |
| WO2026009269A1 (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP0817276A1 (en) | Semiconductor device and production method therefor | |
| JP4362997B2 (ja) | 半導体装置 | |
| JPH11135477A (ja) | 化合物半導体装置の製造方法 | |
| JPH04212428A (ja) | 半導体装置の製造方法 | |
| JPH06132319A (ja) | 半導体装置の製造方法 |