JPH0416442Y2 - - Google Patents
Info
- Publication number
- JPH0416442Y2 JPH0416442Y2 JP17285284U JP17285284U JPH0416442Y2 JP H0416442 Y2 JPH0416442 Y2 JP H0416442Y2 JP 17285284 U JP17285284 U JP 17285284U JP 17285284 U JP17285284 U JP 17285284U JP H0416442 Y2 JPH0416442 Y2 JP H0416442Y2
- Authority
- JP
- Japan
- Prior art keywords
- stage transistor
- speed
- diode
- output stage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000000694 effects Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
本考案は、同一半導体基板内にダーリントン接
続される駆動段トランジスタ、出力段トランジス
タおよび駆動段トランジスタのベース、エミツタ
間に挿入されるスピードアツプダイオードが構成
された半導体装置に関する。
続される駆動段トランジスタ、出力段トランジス
タおよび駆動段トランジスタのベース、エミツタ
間に挿入されるスピードアツプダイオードが構成
された半導体装置に関する。
ダーリントントランジスタにスピードアツプダ
イオードを接続するには、第２図に示すようにダ
ーリントントランジスタチツプ１と別のダイオー
ドチツプ１１を用い、駆動段トランジスタのベー
ス電極２に接続されるベース端子１２上にチツプ
１１を固着し、その上部電極を出力段トランジス
タのベース電極３と接続し、出力段トランジスタ
のエミツタ電極４に接続されるエミツタ端子１３
がベース端子１２と共に引き出される。しかし接
続工数の省略あるいは信頼性の点からスピードア
ツプダイオードをダーリントントランジスタと同
一基板内に内蔵することが行われる。第３図にそ
の断面図、第４図にその平面図を示す。Ａ部に形
成される駆動段トランジスタとＢ部に形成される
出力段トランジスタを有する半導体基板１の出力
段トランジスタの、この場合Ｐ形のベース領域２
１の中にN+領域２２を設けてスピードアツプダ
イオードＣを形成し、N+領域２２に接続する電
極５と駆動段トランジスタのベース電極２を概念
的に示した基板１の表面の金属層６により相互に
接続すると友にベース端子１２に接続する。な
お、出力段トランジスタのベース電極３は駆動段
トランジスタのエミツタ電極７と連結している。
このスピードアツプダイオード内蔵トランジスタ
は、ベース端子１２、出力段トランジスタのエミ
ツタ電極４に接続されるエミツタ端子１３、基板
裏面のコレクタ電極８に接続されるコレクタ端子
１４によつて使用することができる。 しかし、近年素子の大容量化が進み、半導体基
板の寸法が大形化すると共に、スピードアツプダ
イオードの容量の増大とその出力段トランジスタ
のベース領域２１からのキヤリア引抜き効果が基
板全面に均等であることが要求されてきた。
イオードを接続するには、第２図に示すようにダ
ーリントントランジスタチツプ１と別のダイオー
ドチツプ１１を用い、駆動段トランジスタのベー
ス電極２に接続されるベース端子１２上にチツプ
１１を固着し、その上部電極を出力段トランジス
タのベース電極３と接続し、出力段トランジスタ
のエミツタ電極４に接続されるエミツタ端子１３
がベース端子１２と共に引き出される。しかし接
続工数の省略あるいは信頼性の点からスピードア
ツプダイオードをダーリントントランジスタと同
一基板内に内蔵することが行われる。第３図にそ
の断面図、第４図にその平面図を示す。Ａ部に形
成される駆動段トランジスタとＢ部に形成される
出力段トランジスタを有する半導体基板１の出力
段トランジスタの、この場合Ｐ形のベース領域２
１の中にN+領域２２を設けてスピードアツプダ
イオードＣを形成し、N+領域２２に接続する電
極５と駆動段トランジスタのベース電極２を概念
的に示した基板１の表面の金属層６により相互に
接続すると友にベース端子１２に接続する。な
お、出力段トランジスタのベース電極３は駆動段
トランジスタのエミツタ電極７と連結している。
このスピードアツプダイオード内蔵トランジスタ
は、ベース端子１２、出力段トランジスタのエミ
ツタ電極４に接続されるエミツタ端子１３、基板
裏面のコレクタ電極８に接続されるコレクタ端子
１４によつて使用することができる。 しかし、近年素子の大容量化が進み、半導体基
板の寸法が大形化すると共に、スピードアツプダ
イオードの容量の増大とその出力段トランジスタ
のベース領域２１からのキヤリア引抜き効果が基
板全面に均等であることが要求されてきた。
本考案は、この要求に応じてスピードアツプダ
イオード内蔵ダーリントントランジスタのウエー
ハ工程および組立工程における工数の増加をもた
らすことなくスピードアツプダイオードの容量増
加および半導体基板全面に均等にその効果を発揮
する半導体装置を提供することを目的とする。
イオード内蔵ダーリントントランジスタのウエー
ハ工程および組立工程における工数の増加をもた
らすことなくスピードアツプダイオードの容量増
加および半導体基板全面に均等にその効果を発揮
する半導体装置を提供することを目的とする。
本考案は、同一半導体基板内に駆動段トランジ
スタと出力段トランジスタとのダーリントン接続
のトランジスタと、その出力段トランジスタの一
導電形のベース領域内に他導電形の領域を形成し
てなるスピードアツプダイオードとを内蔵し、該
スピードアツプダイオードの他導電形の領域が駆
動段トランジスタのベース領域と接続されるもの
において、前記駆動段トランジスタのベース領域
の少なくとも一方向面に間隔をおいて出力段トラ
ンジスタのエミツタ領域を複数形成し、該複数の
エミツタ領域を取り囲む出力段トランジスタのベ
ース領域を形成し、かつ前記スピードアツプダイ
オードを形成する他導電形の領域が複数で、前記
複数のエミツタ領域の隣接するエミツタ領域と駆
動段トランジスタのベース領域との間にそれぞれ
分散して設けられていることによつて上記の目的
を達成するものである。
スタと出力段トランジスタとのダーリントン接続
のトランジスタと、その出力段トランジスタの一
導電形のベース領域内に他導電形の領域を形成し
てなるスピードアツプダイオードとを内蔵し、該
スピードアツプダイオードの他導電形の領域が駆
動段トランジスタのベース領域と接続されるもの
において、前記駆動段トランジスタのベース領域
の少なくとも一方向面に間隔をおいて出力段トラ
ンジスタのエミツタ領域を複数形成し、該複数の
エミツタ領域を取り囲む出力段トランジスタのベ
ース領域を形成し、かつ前記スピードアツプダイ
オードを形成する他導電形の領域が複数で、前記
複数のエミツタ領域の隣接するエミツタ領域と駆
動段トランジスタのベース領域との間にそれぞれ
分散して設けられていることによつて上記の目的
を達成するものである。
第１図は本考案の一実施例を示し、第４図と共
通の部分には同一の符号が付されている。第１図
ではスピードアツプダイオードが三つの区域に分
かれた出力段トランジスタの各エミツタ領域４−
１，４−２，４−３の中間に２個形成され、その
カソード電極５が駆動段トランジスタのベース電
極２と連結されている。第５図に示す別の実施例
では、駆動段トランジスタＡ部が基板１の中央に
配置され、その両側に出力段トランジスタＢ部が
配置されたダーリントントランジスタの駆動段ト
ランジスタのベース電極２の両側に、それぞれ２
個のスピードアツプダイオードを設けたものであ
る。これらの実施例が示すように複数のスピード
アツプダイオードを出力段トランジスタのベース
上において、このベースから駆動段トランジスタ
のベースに向かう極性となるように分散して配置
して接続されることにより、トランジスタ全面に
おいてスピードアツプダイオードの効果が均等に
発揮される。
通の部分には同一の符号が付されている。第１図
ではスピードアツプダイオードが三つの区域に分
かれた出力段トランジスタの各エミツタ領域４−
１，４−２，４−３の中間に２個形成され、その
カソード電極５が駆動段トランジスタのベース電
極２と連結されている。第５図に示す別の実施例
では、駆動段トランジスタＡ部が基板１の中央に
配置され、その両側に出力段トランジスタＢ部が
配置されたダーリントントランジスタの駆動段ト
ランジスタのベース電極２の両側に、それぞれ２
個のスピードアツプダイオードを設けたものであ
る。これらの実施例が示すように複数のスピード
アツプダイオードを出力段トランジスタのベース
上において、このベースから駆動段トランジスタ
のベースに向かう極性となるように分散して配置
して接続されることにより、トランジスタ全面に
おいてスピードアツプダイオードの効果が均等に
発揮される。
本考案によれば、内蔵スピードアツプダイオー
ドを複数以上として分散配置することによりダイ
オードの電流容量を増大でき、また基板全面にお
いて均等にキヤリア引抜きを行わせてダーリント
ントランジスタのオフ時のスイツチング速度を改
善することができる。本考案は複数段のダーリン
トントランジスタにも実施でき、しかも本考案の
構造は、スピードアツプダイオード１個の場合と
同じ工程で作成でき、工程数の増加、コストの上
昇なしに実現できるので得られる効果は極めて大
きい。
ドを複数以上として分散配置することによりダイ
オードの電流容量を増大でき、また基板全面にお
いて均等にキヤリア引抜きを行わせてダーリント
ントランジスタのオフ時のスイツチング速度を改
善することができる。本考案は複数段のダーリン
トントランジスタにも実施でき、しかも本考案の
構造は、スピードアツプダイオード１個の場合と
同じ工程で作成でき、工程数の増加、コストの上
昇なしに実現できるので得られる効果は極めて大
きい。
第１図は本考案の一実施例の平面図、第２図は
スピードアツプダイオード外付けの従来例の平面
図、第３図はスピードアツプダイオード内蔵の従
来例の図式的断面図、第４図はその平面図、第５
図は本考案の異なる実施例の平面図である。 １……半導体基板、２……駆動段トランジスタ
ベース電極、３……出力段トランジスタベース電
極、４……出力段トランジスタエミツタ電極、５
……スピードアツプダイオードカソード電極。
スピードアツプダイオード外付けの従来例の平面
図、第３図はスピードアツプダイオード内蔵の従
来例の図式的断面図、第４図はその平面図、第５
図は本考案の異なる実施例の平面図である。 １……半導体基板、２……駆動段トランジスタ
ベース電極、３……出力段トランジスタベース電
極、４……出力段トランジスタエミツタ電極、５
……スピードアツプダイオードカソード電極。
Claims (1)
- 同一半導体基板内に駆動段トランジスタと出力
段トランジスタとのダーリントン接続のトランジ
スタと、その出力段トランジスタの一導電形のベ
ース領域内に他導電形の領域を形成してなるスピ
ードアツプダイオードとを内蔵し、該スピードア
ツプダイオードの他導電形の領域が駆動段トラン
ジスタのベース領域と接続されるものにおいて、
前記駆動段トランジスタのベース領域の少なくと
も一方向面に間隔をおいて出力段トランジスタの
エミツタ領域を複数形成し、該複数のエミツタ領
域を取り囲む出力段トランジスタのベース領域を
形成し、かつ前記スピードアツプダイオードを形
成する他導電形の領域が複数で、前記複数のエミ
ツタ領域の隣接するエミツタ領域と駆動段トラン
ジスタのベース領域との間にそれぞれ分散して設
けられたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17285284U JPH0416442Y2 (ja) | 1984-11-14 | 1984-11-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17285284U JPH0416442Y2 (ja) | 1984-11-14 | 1984-11-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6186951U JPS6186951U (ja) | 1986-06-07 |
| JPH0416442Y2 true JPH0416442Y2 (ja) | 1992-04-13 |
Family
ID=30730510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17285284U Expired JPH0416442Y2 (ja) | 1984-11-14 | 1984-11-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0416442Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62295455A (ja) * | 1986-05-14 | 1987-12-22 | Sanyo Electric Co Ltd | 半導体装置 |
-
1984
- 1984-11-14 JP JP17285284U patent/JPH0416442Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6186951U (ja) | 1986-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63237579A (ja) | オン抵抗の小さいｆｅｔ構造 | |
| JPH0416442Y2 (ja) | ||
| JPH0610698Y2 (ja) | 半導体集積回路 | |
| JP3092632B2 (ja) | トランジスタ | |
| JPH0438520Y2 (ja) | ||
| JPS61268036A (ja) | 半導体装置 | |
| JPS6233459A (ja) | 半導体装置 | |
| JP2518880B2 (ja) | 半導体装置 | |
| JPS62219569A (ja) | マルチコレクタ型ラテラルトランジスタ | |
| JPS62244170A (ja) | トランジスタ | |
| JPS5882562A (ja) | 半導体装置 | |
| JPS61224449A (ja) | Ｉ↑２ｌ半導体装置 | |
| JPS61177768A (ja) | 半導体装置 | |
| JPS6122370U (ja) | 光起電力素子 | |
| JPS61194874A (ja) | 半導体装置 | |
| JPH04147664A (ja) | 大規模集積回路装置 | |
| JPH0133948B2 (ja) | ||
| JPS60137450U (ja) | 半導体抵抗装置 | |
| JPH0388358U (ja) | ||
| JPS62142356A (ja) | トランジスタ | |
| JPS60153548U (ja) | ラテラル型トランジスタ | |
| JPS6113956U (ja) | 集積回路に組込まれるツエナ−ダイオ−ド | |
| JPS59168663A (ja) | 半導体集積回路 | |
| JPS62180962U (ja) | ||
| JPS60125747U (ja) | コンデンサ |