JPH0416498U - - Google Patents

Info

Publication number
JPH0416498U
JPH0416498U JP5651790U JP5651790U JPH0416498U JP H0416498 U JPH0416498 U JP H0416498U JP 5651790 U JP5651790 U JP 5651790U JP 5651790 U JP5651790 U JP 5651790U JP H0416498 U JPH0416498 U JP H0416498U
Authority
JP
Japan
Prior art keywords
image
address signal
reduction device
write
pixel data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5651790U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5651790U priority Critical patent/JPH0416498U/ja
Publication of JPH0416498U publication Critical patent/JPH0416498U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Editing Of Facsimile Originals (AREA)

Description

【図面の簡単な説明】
第１図は本考案に係る画像縮小装置の一実施例
を示すブロツク図、第２図は本発明の画像縮小装
置を含む画像処理装置を示すブロツク図、第３図
は第１図の画像縮小装置の動作を示すタイムチヤ
ート、第４図は本考案におけるＤＲＡＭ内の格納
例を示す図である。 １……ＣＰＵ、３……画像データ制御部、５…
…画像メモリ部（ＶＲＡＭ）、７……フレームバ
ツフア部（ＤＲＡＭ）、９……表示装置、１１…
…制御回路、１３……ライト信号間引き手段（横
方向加算回路）、１５……アドレス作成手段手段
（縦方向加算回路）、１７……ライト信号間引き
手段（ＯＲ回路）、１９……アドレス作成手段手
段（アドレス制御回路）。

Claims (1)

  1. 【実用新案登録請求の範囲】 画像の縦横の画素データを格納するアドレスを
    行（ロウ）および列（カラム）で与えるダイナミ
    ツクＲＡＭであつて、ロウアドレス信号のラツチ
    中に入力されたカラムアドレス信号およびライト
    信号によつて画像の横方向画素データをカラムア
    ドレスに順次連続的に格納するダイナミツクＲＡ
    Ｍと、 前記各行の所定の画素周期で前記ライト信号を
    間引いて前記ダイナミツクＲＡＭに加えるライト
    信号間引き手段と、 前記行を移るときに所定の行周期で間引いて作
    成した前記ロウアドレス信号を前記ダイナミツク
    ＲＡＭに加えるアドレス作成手段と、 を具備することを特徴とする画像縮小装置。
JP5651790U 1990-05-31 1990-05-31 Pending JPH0416498U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5651790U JPH0416498U (ja) 1990-05-31 1990-05-31

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5651790U JPH0416498U (ja) 1990-05-31 1990-05-31

Publications (1)

Publication Number Publication Date
JPH0416498U true JPH0416498U (ja) 1992-02-10

Family

ID=31580415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5651790U Pending JPH0416498U (ja) 1990-05-31 1990-05-31

Country Status (1)

Country Link
JP (1) JPH0416498U (ja)

Similar Documents

Publication Publication Date Title
JPH1145076A5 (ja) アクティブマトリクス型表示装置の駆動方法
JP2002108268A5 (ja)
EP0809230A2 (en) Display controller with internal half frame buffer and systems and methods using the same
JPH0416498U (ja)
JPS60217387A (ja) Ｃｒｔ表示装置
JPH0361199B2 (ja)
JPH025794U (ja)
KR0147666B1 (ko) 비디오 시스템의 화면 생성장치
JP3038710B2 (ja) 画像データ用メモリ装置
JPH10162131A (ja) 画像処理装置
JPS6313197A (ja) ダイナミツク型半導体記憶装置
JPS6348355B2 (ja)
JPH01160774U (ja)
JPH0389482U (ja)
JPS61213941A (ja) 画像記憶装置
JPS6324657U (ja)
JPS6327713B2 (ja)
KR19980068128A (ko) 화상 메모리장치
JPH05346885A (ja) 画像取込方法及び画像取込装置
JPS6316350U (ja)
JPH0243194B2 (ja)
JPH05210971A (ja) マルチポートメモリ
JPH09102192A (ja) リフレッシュ制御方法
JPS6251388U (ja)
JPH01216445A (ja) キャッシュメモリによるデータ処理方法