JPH0416504Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、スイツチング・トランジスタの駆動
回路に関する。

（従来の技術） スイツチング・レギユレータ等のための大電
力、高速スイツチング・トランジスタは、高速化
と損失低減のために、ベース駆動回路に種々の工
夫が凝らされている。

第３図はその一例を示す電気的接続図で、実公
昭59−1420号公報に記載されているものである。

図において、Q₁はスイツチング・トランジス
タ、Q₂はその駆動用のトランジスタ、Q₃はスト
レージ抜き取り用のトランジスタで、スイツチン
グ・トランジスタQ₁とは相補的な特性のものが
用いられている。Ｒは抵抗、Ｃはコンデンサ、Ｄ
はダイオードである。抵抗Ｒはスイツチング・ト
ランジスタQ₁のベースに直列に接続され、この
抵抗Ｒに並列に、コンデンサＣとダイオードＤの
直列回路が接続される。トランジスタQ₃のベー
スは、コンデンサＣとダイオードＤの直列接続点
に接続される。抵抗ＲとコンデンサＣとダイオー
ドＤからなる回路は、スイツチング・トランジス
タQ₁の駆動電流に対しては実質的に抵抗Ｒとコ
ンデンサＣの並列回路となる。この並列回路とコ
モンラインの間には、何等の抵抗も接続されな
い。従つてそれによる消費電力の発生がない。

このような構成の回路において、駆動トランジ
スタQ₂がオンになると、スイツチング・トラン
ジスタQ₁のベースには、CR回路の働きによりス
ピード・アツプされた駆動電流が流れる。このた
めスイツチング・トランジスタQ₁は急速にオン
となる。

駆動トランジスタQ₂がオフになり、RC回路に
加わる駆動電圧が零になると、駆動期間中にコン
デンサＣに充電された電圧により、トランジスタ
Q₃のベース・エミツタ間には順バイアスが加え
られ、これによつてトランジスタQ₃がオンとな
る。このオンの期間は、時定数CRによつて定ま
る。トランジスタQ₃がオンになると、スイツチ
ング・トランジスタQ₁のベースとエミツタは極
低いインピーダンスによつて短絡されるので、こ
の短絡路を通じてスイツチング・トランジスタ
Q₁のベースのストレージは急速に放出される。

このような構成の駆動回路によれば、簡単な構
成で高速スイツチングと、低消費電力性が実現で
きる。

（考案が解決しようとする問題点） しかしながら、このような従来回路において、
更に低消費電力化を追究しようとすると、次のよ
うな問題点が生ずる。

即ち、一般に、スイツチング・トランジスタの
ベース電流は、スイツチングする負荷電流（スイ
ツチング・トランジスタのコレクタ電流）と、ス
イツチング・トランジスタの直流電流増幅率に依
存した固有な値に設定される。駆動回路の消費電
力を低減させるためには、駆動回路の電圧をより
低く設定し、ベース抵抗値を小さくする必要があ
る。この観点から、第３図を考察すると、スイツ
チング・トランジスタQ₁を高速駆動する要は、
トランジスタQ₃の導通によるトランジスタQ₁内
のストレージキヤリアの放出であり、トランジス
タQ₃を充分な時間、且つ高速にオンすることで
この特性を得ているのであるが、このトランジス
タQ₃の導通を保証するには、スイツチング・ト
ランジスタQ₁のオン時間中のコンデンサＣの充
電電位がある値以上必要で、駆動回路の低電圧化
は、その充電電位を得るのに不利となる。

コンデンサＣの充電電位の下限は、トランジス
タQ₃を充分導通状態にできる、ベース・エミツ
タ間電圧に等しく、これ以下においては第３図回
路は有効でなくなる。尚、コンデンサＣの充電電
位は、トランジスタQ₂のコレクタ電位（駆動回
路の電圧）から、トランジスタQ₁のベース・エ
ミツタ間電圧とダイオードＤの順方向電圧を差引
いた値である。

本考案はこのような問題点に鑑みてなされたも
ので、その目的は、電源電圧を低電圧化し、低消
費電力とすると共に、高速スイツチングが行える
スイツチング・トランジスタの駆動回路を実現す
ることにある。

（問題点を解決するための手段） 前記した問題点を解決する本考案は、コンデン
サを駆動信号源側とし、駆動信号に対して順方向
となるダイオードを基準電位側として、前記駆動
信号源と基準電位間に接続された、コンデンサと
ダイオードの直列回路、前記駆動信号源とスイツ
チング・トランジスタのベースとの間に挿入接続
されたベース抵抗、及び前記スイツチング・トラ
ンジスタとは相補的な特性を持ち、エミツタ・コ
レクタ回路が前記スイツチング・トランジスタの
ベース・エミツタ間に並列に接続され、ベースが
前記コンデンサとダイオードの直列接続点に接続
されたトランジスタを具備することを特徴とする
ものである。

（実施例） 以下、図面を参照し本考案の実施例を詳細に説
明する。

第１図は本考案実施例の電気的接続図で、ここ
では、スイツチング・トランジスタQ₁として
NPN形を用いたものを示す。

本考案回路の第３図従来回路と異なる点は、コ
ンデンサＣを駆動信号源側（駆動用トランジスタ
Q₂のコレクタ側）とすると共に、駆動信号に対
して順方向となるダイオードＤを基準電位側（コ
モンライン側）とし、このコンデンサＣとダイオ
ードＤとの直列回路を、駆動信号源と基準電位間
に接続した点である。又、スイツチング・トラン
ジスタQ₁とは相補的な特性を持つストレージ抜
き取り用トランジスタQ₃のベースを、コンデン
サＣとダイオードＤの直列接続点に接続したもの
である。

第２図はスイツチング・トランジスタQ₁とし
てPNP形を用いた場合の電気的接続図であり、
第１図の場合と同様な接続となつている。

このように構成した回路は、スイツチング・ト
ランジスタQ₁の駆動時に、コンデンサＣの充電
電流がこのトランジスタQ₁の駆動電流として寄
与しない点が、第３図従来回路の動作と異なつて
いる。

今、駆動用トランジスタQ₂がオンになると、
ベース抵抗Ｒを通して駆動電流が流れ、スイツチ
ング・トランジスタQ₁はオンとなる。同時にコ
ンデンサＣに充電電流が流れ、トランジスタQ₂
のコレクタ電位からダイオードＤの順方向電圧だ
け差引いた電位に充電される。因みに、第３図従
来回路においては、コンデンサＣの充電電位は、
これより更にトランジスタQ₁のベース・エミツ
タ電圧分差引かれるため、低電圧で駆動するとき
は、後述するオフ時の動作を保証しにくくなる。

駆動トランジスタQ₂がオフになると、スイツ
チング・トランジスタQ₁の駆動電流は零となり、
駆動期間中に充電されたコンデンサＣの電荷が、
抵抗Ｒを通して、トランジスタQ₃のベース電流
として放電される。これによりトランジスタQ₃
は導通状態になり、トランジスタQ₁のベース・
エミツタ間が短絡状態となつて、トランジスタ
Q₁はストレージが急速に放出され、オフとなる。
この間の動作は、第３図従来回路と等しく、異な
る点は、コンデンサＣの放電開始電圧が、第３図
従来回路のものより、より高電圧である点で、こ
れにより、トランジスタQ₃の導通状態を、より
低インピーダンスに、又、より長時間維持できる
ようにしている。この結果、駆動回路の低電圧化
を実現する余裕ができ、高速性を維持したまま、
消費電力を低減することができる。

（考案の効果） 以上説明したように、本考案によれば、スイツ
チング・トランジスタの高速動作を妨げるストレ
ージを、有効に放出するようにしたもので、本考
案によれば、簡単な構成で、高速スイツチング
と、低消費電力性を実現することができる。

【図面の簡単な説明】

第１図及び第２図は本考案実施例の電気的接続
図、第３図は従来例の電気的接続図である。 Q₁……スイツチング・トランジスタ、Q₂……
駆動用トランジスタ、Q₃……ストレージ抜き取
り用トランジスタ、Ｒ……ベース抵抗、Ｃ……コ
ンデンサ、Ｄ……ダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. コンデンサを駆動信号源側とし、駆動信号に対
   して順方向となるダイオードを基準電位側とし
   て、前記駆動信号源と基準電位間に接続された、
   コンデンサとダイオードの直列回路、前記駆動信
   号源とスイツチング・トランジスタのベースとの
   間に挿入接続されたベース抵抗、及び前記スイツ
   チング・トランジスタとは相補的な特性を持ち、
   エミツタ・コレクタ回路が前記スイツチング・ト
   ランジスタのベース・エミツタ間に並列に接続さ
   れ、ベースが前記コンデンサとダイオードの直列
   接続点に接続されたトランジスタを具備するスイ
   ツチング・トランジスタの駆動回路。