JPH04165577A

JPH04165577A - 画像処理装置

Info

Publication number: JPH04165577A
Application number: JP29334990A
Authority: JP
Inventors: Masato Moriya; 正人守屋
Original assignee: Komatsu Ltd
Current assignee: Komatsu Ltd
Priority date: 1990-10-30
Filing date: 1990-10-30
Publication date: 1992-06-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野］本発明は、画像の強調や特徴の抽出、または別な画像へ
の変換等をディジタルに行う画像処理装置に関する。

Ｃ従来の技術〕近年、コンピュータの発達とともに、製品の外観検査の
自動化や製品の自動選別を行われるようになっており、
これに伴って画像処理の技術が急速に進展している。

ところで、画像処理は、周知のように膨大な画像データ
を平滑化したり、微分や階調ヒストグラムの作成、膨張
処理等の種々、かつ複雑な処理を迅速に行う必要がある
。そこで、従来は、画像処理装置に処理手法ごとの（例
えば、フィルタリング処理）専用ＬＳＩを搭載し、画像
データの高速処理を図っている。しかし、特定の処理専
用のＬＳＩを用いた画像処理装置は、汎用性に乏しく、
専用ＬＳＩによる処理とは異なった処理を行う場合に、
画像データを高速で処理することが困難である。このた
め、汎用性が高く、高速処理が可能な画像処理ＬＳＩの
出現が望まれていたが、近坂このような要望に応えるよ
うな画像処理専用ＬＳＩ（画像処理専用モジュール）が
開発された（日経エレクトロニクスＮｏ、４５０．１９
８Ｂ、６゜２７、Ｐ、１９０〜１９４）。

この画像処理専用モジュールは、制御が簡単であって、
所望する画像処理手法を実行するために制御コードとデ
ータとをセットして実行させると、１フレーム（５１２
ｘ５１２画票）の画像データを、テレビジランが１フレ
ームを走査する時間である１／６０秒（いわゆるＴＶレ
ートまたはとデオレート）以内で各種の処理をすること
ができるようになっている。

第４図は、上記の画像処理専用モジュールを用いた従来
の画像処理装置のブロック図である。

第４図において、画像処理装置１０は、画像処理専用モ
ジュールである画像処理ＬＳＩ（ｉｉ画像ＳＩと略記す
る）１２が入力選択回路１４と出力選択回ｌｌ１１６と
を介して複数の画像メモリ１８ａ、１８ｂ、・−・−に
接続してあり、入力選択回路１４を介して画像メモリ１
８ａ、１８　ｂ　、　　−−−−一に格納しである内容
をｍ　ｂ出すことができるようになっているとともに、
出力選択回路１６を介して処理した画像データを画像メ
モリ１８ａ、１８ｂ、・−・・−・−に書き込むことが
できるようになっている。

また、入力選択回路１４には、画像入力メモリ２０が接
続しである。この画像入力メモリ２０は、入カバソファ
であって、アナログ・ディジタル変換装置（Ａ／Ｄ）２
２がディジタルに変換した、ＴＶカメラ２４の出力した
アナログの原画像データを一時記憶し、入力選択回路１
４を介して画像ＬＳ　Ｉ　１２に出力する。さらに、出
力選択回路１６には、画像出力メモリ２６が接続してあ
り、画像ＬＳ　Ｉ　１２が出力したデータを一時保持し
、ディジタル・アナログ変換装ｆ　（Ｄ／Ａ）２　Ｂを
介してデイスプレィ３０に出力する。

画像ＬＳ１１２を制御する画像ＬＳＩ制御装置３２は、
画像処理装置１０の全体を制御するマイクロプロセッサ
ユニット（ＭＰＵ）３．４と、ＴＶレートの同期信号を
発生する同期信号発生回路３６とに接続されており、Ｍ
ＰＵ３４から受けた画像処理実行要求を、同期信号発生
回路３６からの同期信号に同期させ、そのタイミングに
よって画像ＬＳ１１２に画像処理の実行を行わせる。ま
た、同期信号発生回路３６は、発生したＴＶレートの同
期信号をＴＶカメラ２４に画像データ出力タイミング信
号として与えるとともに、デイスプレィ３０に画像デー
タ取り込みのタイミング信号として入力する。

このように構成した画像処理専用モジュールを用いた従
来の画像処理装置１０は、ＴＶカメラ２４が同期信号発
生回路３６の出力するＴＶレートの同期信号に同期して
画像データを出力し、デイスプレィ３０がＴＶレートの
同期信号に同期して画像出力メモリ２６か画像データを
取り込み、表示する。

一方、画像ＬＳ１１２は、ＭＰＵ３４によって所望の処
理を実行するための制御コードとデータとがセットされ
、画像ＬＳＩ制御装置３２が出力するＴＶレートに同期
した実行要求信号に同期して、入力選択回路１４を介し
て画像メモリ１８ａ、１８ｂ、−・・−・または画像入
力メモリ２０から画像データを読み込み、ＴＶレート内
の所定時間に所定の処理を実行し、その処理結果を画像
メモリ１８ａ、１８ｂ、　−一一一や画像出力メモリ２
６、または画像ＬＳ　Ｉ　ｌ　２内のメモリに書き込む
。

【発明が解決しようとする課題〕

上記のように、従来の画像処理専用モジュールである画
像ＬＳ１１２を用いた画像処理袋［１０は、画像ＬＳ１
１２にＴＶレートに同期して制御命令を与え、画像ＬＳ
　Ｉ　１２がＴＶレートに同期して画像データを読み込
み、処理するようになっている。このため、画像ＬＳ１
１２に画像データを入力する画像入力装置のデータ出力
周期がＴＶレートと異なる場合、両者の周期ズレに伴う
無駄時間が発生し、データの処理効率が低下する。また
、例えばある種の画像メモリのように、非同期で画像デ
ータの入出力が可能なものから画像データを読み出して
処理をする場合などは、画像ＬＳ１１２のデータ処理を
ＴＶレートに同期して処理させる必要がなく、一般に第
５図のような手順によって、任意のタイミングや処理時
間の長さに合わせて画像データを読み込ませ、処理させ
ればよい。

すなわち、例えば画像メモリ１８ａ、１８ｂ、−・−が
非同期に画像データを入出力できる場合、第５図に示し
たように、ＭＰＵ３４などの画像受信側が所定の画像メ
モリ１８ａ、１８ｂ、　−一−に画像転送要求信号を出
力する。一方、画像メモリは、画像受信側の要求に応し
て、受信側にます書込リセット４Ｅ号を出力し、次に書
込許可信号を出力したのち、画像データと書込クロック
（書込パルス）を送る。

画像受信側側は、画像メモリから送られてきた画像デー
タを、書込パルスに同期して内部メモリに書き込む。そ
して、画像メモリは、画像データをすべて転送すると、
書込許可信号を無効にする。

一方、画像受信側は、書込許可信号が無効になったこと
により、画像データの転送終了を検知し、画像転送要求
信号を無効にする。

従って、このように非同期に画像データの転送、処理を
行わせることができる場合、画像ＬＳ１１２をＴＶレー
トに同期して作動させる必要がないばかりでなく、画像
ＬＳ１１２がＴＶレートに同期して作動しているために
、画像データの転送タイミングが合わずに処理効率が低
下する場合もある。

他方、上記の画像ＬＳ１１２によってすべての画像処理
が可能であるわけではなく、画像ＬＳ１１２に所定の処
理をさせたのちに、ＭＰＵ３４が画像ＬＳ１１２の処理
結果や、任意の画像メモリ１、８　ａ、！８ｂ、　　−
をランタムアクセスシ、画像ＬＳ１１２が処理できない
処理を行う場合もしばしばある。このため、画像ＬＳ１
１２に同期信号に同期させて処理を行わせている場合、
画像ＬＳ１１２による処理時間と、ＭＰＵ３４による処
理時間との和が同期信号の周期内で、かつほぼその周期
である場合には、画像データを効率よく処理することが
できるが、両者の処理時間の和が同期信号の周期と大き
く相違すると、処理効率が低下する。

すなわち、第６図（Ａ）に示したように、同期信号の周
期がＴｏであって、画像ＬＳ１１２の処理時間がＴ、で
あり、ＭＰＬＪ３４の処理時間Ｔ。

が短く、Ｔ、＋　Ｔｚ　＜Ｔｏとなって同期をとるため
の待ち時間Ｗが生ずる場合、または第６図（Ｂ）のよう
に、ＭＰＬ１３４の処理時間が長く、ＴＨ＋　Ｔ　ｚ　
＞　Ｔ　ｏとなって画像ＬＳ　１１２への処理要求タイ
ミングが、次の同期信号に間に合わないような場合、同
期がとれるまでの待ち時間Ｗは、実質上回の処理がなに
も行われない無駄時間となる。特に、画像ＬＳ１１２と
ＭＰＵ３４とが交互に処理を繰り返すような場合には、
待ち時間Ｗの積算時間が非常に大きくなり、画像データ
の高速処理の大きな障害となる。

本発明は、前記従来技術の欠点を解消するためになされ
たちにで、画像処理専用モジュールをＴＶレートのよう
な同期信号に同期して作動させることができるとともに
、同期信号信号とは無関係に作動させることができる画
像処理装置を提供することを目的としている。

〔課題を解決するための手段］上記の目的を達成するために、本発明に係る画像処理装
置は、与えられた画像データを与えられた命令に従って
処理し、画像の特徴抽出等を行う画像処理専用モジュー
ルと、この画像処理専用モジュールと画像入力装置との
間に設けられ、前記画像入力装置から前記画像処理専用
モジュールに送る画像データを一時的に保持する複数の
画像入力メモリと、これら複数の画像入力メモリを前記
画像入力装置に順次切り替えて接続するとともに、この
切り替えタイミングに同期して、前記画像入力装置に接
続した前記画像入力メモリと異なる前記画像入力メモリ
を前記画像処理専用モジュールに順次接続するメモリ切
替部と、このメモリ切替部に切替タイミング信号を与え
るとともに、この切替タイミング信号に同期して前記画
像処理専用モジュールに処理開始のトリガ信号を出力す
る切替制御部とを有し、この切替制御部は、前記切替タ
イミング信号を所定の周期と任意のタイミングとによっ
て出力可能であることを特徴としている。

画像処理専用モジュールは、読み出し、書き込み可能な
画像メモリに接続することができ、切替制御部は、画像
処理専用モジュールが画像メモリ内のデータを処理する
ときに、任意のタイミングによりトリガ信号を画像処理
専用モジュールに出力するようにするこができる。

〔作用〕

上記の如く構成した本発明は、複数の画像入力メモリが
切替制御部によって所定の周期、または任意のタイミン
グによって切り替えられるようになっているとともに、
この切替タイミングに同期して画像処理専用モジュール
が画像データを読み込んで処理を行うため、例えばＴＶ
カメラから画像データを取り込む必要がある場合などに
は、ＴＶレートに同期して処理を行い、外部メモリなど
の同期を必要としない画像入力装置から画像データの読
み込みをする場合には、データの処理速度に合わせた画
像データの入力が可能となって、画像データの処理効率
を向上することができる。

また、画像処理専用モジュールが画像メモリに接続され
、さらにそのメモリ内のデータを処理する場合には、切
替制御部が処理時間に応した任意のタイミングで処理開
始のトリガ信号を画像処理専用モジュールに与えるため
、画像メモリ内の画像データを処理する場合に、処理時
間の長さに応じて画像処理専用モジュールの制御をする
ことができ、データの処理効率の高速化が図れる。

〔実施例〕

本発明に係る画像処理装置の好ましい実施例を、添付図
面に従って詳説する。なお、前記従来技術において説明
した部分に相当する部分については、同一の符号を付し
、その説明を省略する。

第１同は、本発明の実施例に係る画像処理装置のブロッ
ク図である。

本実施例の画像処理装置は、第４図に示した従来の画像
処理装置１０のＭＰＵ３４に代えて切替制御部４０が設
けられていることと、画像入力メモリ２０に代えて入力
バッファ装置５０が設けられている点が大きく異なって
おり、他の点は従来の装置とほぼ同様である。

第１図において、画像処理装置ｆ６０は、画像ＬＳＩ制
御装置３２の入力側に切替制御部４０が接続しである。

この切替制御部４０は、ＭＰＵ３４とモード切替回路４
２と同期装置４４とからなっている。

モード切替回路４２は、ＭＰＬＩ３４によって切替制御
されるようになっており、ＭＰＵ３４からの制御信号を
受けてＭＰＵ３４を同期袋１１１Ｆ４４または画像ＬＳ
Ｉ制御装置３２に接続する。従って、画像ＬＳＩ制御装
置３２は、ＭＰＵ３４または同期装置４４から画像処理
専用モジュールである画像ＬＳ１１２を制御するトリガ
信号Ｓ、を受ける。

そして、同期装置４４には、同期信号発生回路３６から
同期信号が入力するようになっており、ＭＰＵ３４が出
力する信号を同期信号発生回路３６からの同期信号に同
期させ、画像ＬＳＪ１２の実行開始のトリガ信号Ｓ、と
して入力画像ＬＳＩ制御装置３２に入力する。なお、Ｍ
ＰＵ３４は、従来の装置と同様に装置全体を制御してお
り、入力選択回路１４と出力選択回路１６とをも制御す
る。

一方、入力選択回路１４とＡ／Ｄ２２との間には、入力
バンファ装置５０が設けである。この入カバソファ’Ｊ
　Ｗ　５０は、２つの画像入力メモリ２０ａ、２０ｂと
、これらの画像入力メモリ２０ａ、２０ｂの何れか一方
をＡ／Ｄ２２に接続するとともに、他の一方を入力選択
回路１４に接続するメモリ切替部５２とからなっている
。そして、入力バッファ装置５０には、切替制御部４ｏ
が出力するトリガ信号Ｓ、が、詳細を後述するように、
画像入力メモリ２０ａ、２０ｂを切り替える切替タイミ
ング信号として入力するようにしである。

画像ＬＳ１１２は、第２図に示したように、３つの入力
ビン（入力１、入力２、入力３）を存しており、画像メ
モリ１８ａ、１８ｂ、−−１８０と画像入力メモリ２０
ａ、２０ｂとのうち、入力選択回路１４によって選択さ
れた任意の３つのメモリに格納しである画像データを同
時に取り込むことができるようになっている。ただし、
後述するように、画像入力メモリ２０ａ、２０ｂについ
ては、メモリ切替部５２によってこれらを同時に選　択
することができないようにしである。

入力選択回路１４は、第２図に示したように、画像入力
モード選択回路７２と４つの１ライン遅延回路７４ａ〜
７４ｄとメモリ選択回路７６とから構成してあり、１ラ
イン遅延回路７４ａ〜７４ｄの入力側にメモリ選択回路
７６が、１ライン遅延回Ｉａ　７４　ａ〜１４ｄの出力
側に画像入力モード選択回路７２が設けである。

画像入力モード選択回路７２は、画像ＬＳ１１２の３つ
の入力ビンに対応して３つの選択部を有し、またメモリ
選択回路７６も入力ビンに対応した３つの選択部を有し
ており、これらの選択部がＭＰＵ３４によって制御され
る。そして、画像入力モード選択回路７２は、３つの選
択部がそれぞれの対応する画像ＬＳ１１２の入力ビンに
接続してあり、１ライン遅延回路７４ａ〜７４ｄの出力
を画像ＬＳ１１２に入力する。

この画像入力モード選択回路７２は、ＭＰＵ３４によっ
てＴ側の画像間演算モードが選択されると、３つの画像
メモリ（画像入力メモリ２０ａ、２０ｂを含む）からの
それぞれのシリアル画像データを、３つの入力ビンを介
して同時に画像ＬＳ１１２に入力する。また、直像入力
モード選択回路７２は、Ｃ側であるコンボリューション
モードが選択されると、１つの画像メモリのシリアル出
力を１ラインずつ遅延させ、連続したデータを３ライン
に分割して入力することができるようになっている。

１ライン遅延回路７４ａと１ライン遅延回路７４ｂとは
対をなしており、出力側が画像入力モード選択回路７２
を介して画像ＬＳ１１２の１番目の入力ビン（入力ｌ）
と接続可能となっている。

すなわち、１ライン遅延回路７４ａは、画像入力モード
選択回路７２の画像ＬＳ１１２の１番目の入力ビンに対
応した選択部のＴ１側に接続してあり、１ライン遅延回
路７４ｂの出力側がその選択部のＣ，側に接続しである
。そして、１ライン遅延回路７４ａの入力側は、メモリ
選択回路７６の１番目の選択部を介して、画像メモリ１
８ａ、１８ｂ、　−−−１８ｎまたは画像入力メモリ２
０ａ、２０ｂに接続できるようになっている。また、１
ライン遅延回路７４ｂの入力側は、１ライン遅延回路７
４ｄの出力側に接続しである。

さらに、１ライン遅延回路７４ｃと１ライン遅延回路７
４ｄとは対をなしており、１ライン遅延回路７４ｃの出
力側が、画像ＬＳ１１２の２番目の入力ビン（入力２）
に対応した選択部のＴ８に接続してあり、この選択部の
Ｃ１側に１ライン遅延回路７４ｄの出力側が接続しであ
る。そして、１ライン遅延回路７４ｃ、７４ｄの入力側
は、メモリ選択回路７６の２番目と３番目の選択部を介
して、各画像メモリ１８ａ、１８　ｂ　、−１８ｎまた
はｉ！！ｉ像入カ像上カメモリ２０ａｂに接続できるよ
うになっている。

また、画像ＬＳ１１２の３番目の入力ビン（入力３）に
接続した画像入力モード選択回路７２の選択部のＴ、側
には、１ライン遅延回路７４ｄの出力側が接続してあり
、Ｃ１側に１ライン遅延回路７４ｄの入力側を接続した
メモリ選択回路７６の３番目の選択部が接続しである。

すなわち、Ｃコには、１ライン遅延回路７４ｄに入力す
る画像データと同一のデータが送られるようになってい
る。

入力バッファ装２５０の２つの画像入カメモリ２０ａ、
２０ｂは、同一の構造をなしており、先入れ先出し式の
ラインメモリによって構成しである。そして、各画像入
力メモリ２０ａ、２０ｂ（７）データ入力端子り、□、
Ｄ１□は、Ａ／Ｄ２２の出力側に接続しである。また、
それぞれのデータ出力端子り、。７いり、。Ｔｆｆｉは
、メモリ選択回路７６に接続しであるり、すγセトライ
ト入力端子Ｒ３Ｔ　Ｗ　＋　、ＲＳ　Ｔ　Ｗ　ｔには、
同期装置４４が出力するトリガ信号ＳＴが入力するよう
になっている。

このトリガ信号Ｓｒは、画像入力メモリ２０ａ、２０ｂ
の接続を切り替える切替タイミング信号としての役割も
なしており、入力バッファ装置５０のメモリ切替部５２
を構成しているＤ−フリップフロップ（Ｄ−ＦＦ）８０
のクロック入力端子ＣＬＫに入力する。

Ｄ−ＦＦ８０の入力端子りと出力端子Ｑとは連結してあ
り、また出力端子Ｑからの出力信号が画像入力メモリ２
０ａのライトイネーブル入力端子ＷＥ、と画像入力メモ
リ２０ｂのリードイネーブル入力端子ＲＥ、とに入力す
るとともに、メモリ切替部５２を構成しているインバー
タ８２に入力する。そして、インバータ８２の出力側は
、画像入力メモリ２０ａのリードイネーブル入力端子Ｒ
Ｅ、と画像入力メモリ２０ｂのライトイネーブル入力端
子Ｗ　Ｅ　ｔとに接続しである。

なお、各画像入力メモリ２０ａ、　２Ｑｂのリセットリ
ード入力端子Ｒ３ＴＲ，、Ｒ５ＴＲ１Ｌ＆ＬＭＰＵ３４
から読出アドレスリセット信号が入力するようになって
おり、リードクロック入力端子ＲＣＫ＋　、ＲＣＫｚに
は読出クロック信号がＭＰｔＪ３４から入力し、ライト
クロック入力端子ｗｃＫ、　、ＷＣＫ、にはＭＰＵ３４
がら書込クロック信号が入力するようにしである。

上記のように構成した実施例の作用は、次のとおりであ
る。

切替側？Ｊ部４０のＭＰＵ３４は、画像入力メモリ２０
ａ、２０ｂを介してＴＶカメラ２４から画像データを画
像ＬＳ１１２に入力する場合、または画像ＬＳ１１２の
処理結果を画像出力メモリ２６を介してデイスプレィ３
０に出力する場合、モード切替回路４２をＡ側にセット
する。そして、ＭＰＵ３４は、入力選択回路１４を制御
して、画像ＬＳ１１２を入力バッファ装置５０に接続す
る。

また、ＭＰＵ３４は、画像ＬＳ１１２に例えば画像間の
論理演算や数値演算等の画像間演算を行わせる場合、画
像入力モード選択回路７２をＴ側にするとともに、メモ
リ選択回路７６を制御して処理の対象となる画像データ
が格納しである画像メモリ１８ａ、ｉａｂ、・−・・・
−１８ｎあるいは入カバ２ファ装置５０の任意の１つま
たは２つあるいは３つを画像ＬＳ１１２に接続し、さら
に出力選択回路１６を制御することにより、画像メモリ
１８ａ、１８ｂ、・−・・・　１８ｎまたは画像出力メ
モリ２６の中から、画像ＬＳ１１２の処理結果を書き込
むメモリを選択する。

次に、ＭＰＵ３４は、画像ＬＳ１１２に所望の処理を行
わせるための制御コードとデータとをセットし、処理の
実行要求信号をモード切替回路４２を介して同期装置４
４に出力する。同期袋Ｎ４４は、Ｍ　Ｐ’Ｕ　３４が出
力した処理実行要求信号を、同期信号発止回路３６が出
力するＴＶリレート同期信号に同期させ、画像処理開始
のトリガ信号Ｓ１として画像ＬＳＩ制御装置３２に出力
する。そして、画像ＬＳＩ制御装置３２は、トリガ信号
Ｓ丁が入力すると、この信号に同期して画像ＬＳＩ１２
に画像データを読み込ませ、処理を実行させる。

一方、同期袋２４４が出力したトリガ信号ＳＴは、入力
バッファ装置５０のＤ−ＦＦ８０のクロック入力端子Ｃ
ＬＫに画像入力メモリ２０ａ、２０ｂを切り替える切替
タイミング信号として入力する。すなわち、例えば第１
図に示したように、画像入力メモリ２０ａの出力側が入
力選択回路１４に接続されており、画像入力メモリ２０
ｂの入力側がＡ／Ｄ２２に接続されている状態において
、Ｄ−ＦＦ８０のクロック入力端子ＣＬＫにトリガ信号
Ｓアが入力すると、第３図に示したように、Ｄ−ＦＦ８
０の出力端子Ｑから「Ｌ」が出力さ汰この「Ｌ」が画像
入力メモリ２０ａのライトイネーブル入力端子ＷＥ、と
画像入力メモリ２０ｂのリードイネーブル入力端子ＲＥ
１、およびインバータ８２に入力する。

これにより、画像入力メモリ２０ａは書き込み可能の状
態となり、画像入力メモリ２０ｂは読み出し可能の状態
となる。また、インバータ８２広Ｄ−ＦＦ８０が出力し
た「Ｌ」をｒＨ，に変換し、画像入力メモリ２０ａのり
一ドイネーブル入力端子Ｊ？Ｅ、と唇像入カメモリ２０
ｂのライトイネーブル入力端子ＷＥ２とに入力する。こ
のため、画像入力メモリ２０ａはデータの読み出しが禁
止され、延像人カメモＩＪ　２０　ｂはデータの書き込
みが禁止される。従って、画像入力メモリ２０ａ、２ｏ
ｂは、第１図に示した状態から、画像入力メモ’Ｊ　２
０　ａの入力側がＡ／Ｄ２２に接続され、画像入力メモ
リ２０ｂの出力側が入力選択回路１４に接続された状態
へと接続が切り替えられる。

画像入力メモリ２０ａは書き込み可能状態になると、リ
ッ七ドライド入力端子Ｒ３ＴＷ、にトリガ信号Ｓ、が入
力することにより、書込アドレスがリセットされ、ライ
トクロック入力端子ＷＣＫ、に入力してくる書込クロッ
ク信号に同期して、Ａ／Ｄ２２を介してＴＶ左カメラ４
から送られてきた画像データが書き込まれる。一方、画
像入力メモリ２０ｂは読み出し可能状態になると、リセ
ットリード入力端子Ｒ５ＴＲ，に入力してきた続出アド
レスリセット信号によって読出アドレスがリセットされ
、リードクロツタ入力端子ＲＣＫ。

に入力する続出クロック信号に同期して、格納しである
画像データを画像ＬＳ　Ｉ　１２に送出する。

入力バシファ装置５０のＤ−ＦＦ８０にＴＶレートに同
期した次のトリガ信号ＳＴが入力すると、Ｄ−ＦＦ８０
の出力端子Ｑの出力信号が反転してｒＨ，となり、画像
入力メモリ２０ａ、２０ｂの接続状態が第１図のように
なる。すなわち、画像入力メモリ２０ａは、ライトイネ
ーブル入力端子Ｗ　Ｅ　＋にｒＨ」が入力して書き込み
禁止となり、画像入力メモリ２０ｂは、リードイネーブ
ル入力端子ＲＥ　ｔにｒＨ，が入力して読み出し禁止と
なる。また、Ｄ−ＦＦ８０が出力したｒＨ，は、インバ
ータ８２が反転して「Ｌ」となり、画像入力メモリ２０
ａのリードイネーブル入力端子ＲＥ。

と画像入力メモリ２０ｂのライトイネーブル入力端子Ｗ
　Ｅ　ｌ　とに入力し、画像入力メモ’Ｊ２０ａを読み
出し可能にするとともに、画像入力メモリ２０ｂを書き
込み可能にする。

以下、前記したと同様にして画像入力メモリ２０ａには
、ＴＶ左カメラ４からの画像データが書き込まれ、画像
入力メモリ２０ｂからは、書き込んである画像データが
読み出される。

画像ＬＳ１１２は、ＭＰＵ３４によって与えられた制御
コードに従って、ＴＶレート以内の所定時間に画像の処
理を行い、処理の結果をＭＰＩＪ３４が出力選択回路１
６によって選択した画像メモリ１８ａ、１８ｂ、　・−
１８ｎ　、　Ｍ検出カメモリ２６または自己の内部メモ
リに格納する。また、ＭＰＵ３４は、画像Ｌｉ１２が処
理を終了すると、必要に応して画像ＬＳＩＩ２の処理結
果を読み込み、さらに画像ＬＳ１１２に処理をさせる場
合には、上記手順に従って画像ＬＳ１１２に処理を行わ
せる。なお、ＭＰＵ３４は、画像ＬＳ１１２の処理結果
や画像メモリ１８　ａ、　　１８　ｂ、　　−−−−−
１，８ｎに格納しである画像データを読み込み、画像Ｌ
Ｓｒ１２が処理することのできない処理を実行する。

ＭＰＬＪ３４は、画像ＬＳ１１２に画像データの平滑化
、微分、膨張、収縮、細線化等のいわゆるコンボリュー
ション演算を行わせる場合には、画像入力モード選択回
路７２をＣ側にする。そして、メモリ選択回ｌｌｌ７６
を介して画像メモリ１８ａ。

１８　ｂ　５−−−、　ｌ　８Ｑまたは入力バッファ装
置５０の何れか１つを選択する。これにより、１つのメ
モリからシリアルに出力された画像データは、１ライン
ずつ遅延され、連続して１つづきのデータが３つに分割
され、画像ＬＳ１１２０３つの入力ボートに分かれて入
力される。

一方、画像処理装置６０に接続した画像入力装置が外部
記憶装置であったり、画像メモリ１８ａ、１８ｂ、・−
１８ｎに格納しである画像データの処理をするなど、Ｔ
Ｖレートに同期した画像データの処理をする必要がない
場合、ＭＰＵ３４はモード切替回路４２をＢ側に設定す
る。これにより、ＭＰＵ３４は、同期装置ｆ４４を介す
ることなく画像Ｌ　Ｓ　Ｉ　ＩＩＪ御装置３２に接続さ
れる。そして、ＭＰＵ３４は、前記したと同様にして画
像ＬＳＩ１２に処理の制御コードとデータとをセットし
、処理の実行を要求するトリガ信号Ｓｔを、同期信号発
生回路３６の出力する同期信号と無関係に、すなわち処
理時間の長短に応じて、同期装置４４を介することなく
画像ＬＳＩ制御装置３２に直接与える。このとき、同期
装置４４は、ＭＰＵ３４からの信号の入力がないため、
信号を出力しない。

また、このトリガ信号Ｓ７は、前記と同様に入力バッフ
ァ装置Ｉ５０のＤ−Ｆ　Ｆ　８０と画像入力メモリ２０
ａ、２０ｂの各リッセトライト入力端子Ｒ５ＴＷ、　、
Ｒｓ’ｒｗｇに入力する。従って、画像入力メモリ２０
ａ、２０ｂは、それぞれ書き込み可能と書き込み禁止、
読み出し禁止と読み出し可能がＭＰＵ３４の出力するト
リガ信号ＳＴに同期して切り替えられ、入力バッファ装
置５０に同期信号を必要としない画像入力装置が接続さ
れている場合、この画像入力装置が出力する画像データ
が画像入力メモリ２０ａ、２０ｂに交互に書き込まれ、
画像ＬＳ１１２に交互に送り出される。

従って、本実施例においては、例えばＴＶカメラ２４か
ら画像データを読み込んで画像の処理をする必要がある
場合には、画像ＬＳ１１２をＴＶレートに同期させて処
理を実行をさせることができ、画像メモリ１８ａ、１８
ｂ、−−−−１８ｎ内の画像データに基づく画像処理の
ように、同期信号を必要としない画像入力装置等からの
画像データを処理する場合には、処理時間の長短に対応
して画像ＬＳ１１２に処理を開始させることができ、画
像データの処理効率を大幅に向上することができる。

なお、前記実施例においては、入力バッファ装ｆｆ５０
が２つの画像入力メモリ２０ａ、２０ｂを有する場合に
ついて説明したが、画像入力メモリは３つ以上であって
もよい。

を発明の効果〕以上に説明したように、本発明の画像処理装置によれば
、複数の画像入力メモリが切替制御部によって所定の周
期、または任意のタイミングによって切り替えられるよ
うになっているとともに、二の切替タイミングに同期し
て画像処理専用モジュールが画像データの処理を行うた
め、例えばＴＶカメラから画像データを取り込む必要が
ある場合などには、ＴＶレートに同期して処理を行い、
外部記憶装置などの同期を必要としない画像入力装置か
ら画像データを得て処理する場合には、画像処理に必要
な時間の長短に応じて画像処理専用モジュールに処理を
させることができ、画像データの処理効率を向上するこ
とができる。

また、画像処理専用モジュールが書き込み、読み出し可
能な画像メモリに接続されており、さらにそのメモリ内
のデータを処理する場合には、切替制御部が画像処理専
用モジュールに処理時間の長短に応じた処理開始のトリ
ガ信号を与えるため、例えば画像処理専用モジュールに
よる処理と装置全体を制御するＭＰＵ等による処理とを
連続して行う必要があるときには、処理時間の長さに応
じた画像処理専用モジュールの制御をすることができ、
データの処理効率を高めることができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る画像処理装置の構成ブロ
ック図、第２［Ｕは実施例の入力選択回路と入力バッフ
ァ装ｒとの詳細を示す回路（財）、第３同は実施例の入
力バッファ装置の作用を説明するタイムチャート、第４
図は従来の画像処理専用モジュールを利用した画像処理
装置のブロック図、第５図は同期信号を必要としない場
合の画像データの送受方法を説明するタイムチャート、
第６図は画像処理専用モジュールを同期信号に同期させ
て処理を行わせる場合の処理効率を説明するタイムチャ
ートである。１０．６０−・　画像処理装置、１２−画像処理専用モ
ジュール（画像ＬＳＩ）、１８ａ−１８ｎ　−・−−一
画像メモリ、２０ａ、２０　ｂ−−−画像入力メモリ、
３２−−−〜画像ＬＳＩ制御装置、３４−・・・ＭＰＵ
、４２−−−−モード切替回路、５０　・−入力バッフ
ァ装置、５２−−−−メモリ切替部、８０・−・−Ｄ−
ＦＦ、８２−−−・・インバータ。

Claims

【特許請求の範囲】

（１）与えられた画像データを与えられた命令に従って
処理し、画像の特徴抽出等を行う画像処理専用モジュー
ルと、この画像処理専用モジュールと画像入力装置との間に設
けられ、前記画像入力装置から前記画像処理専用モジュ
ールに送る画像データを一時的に保持する複数の画像入
力メモリと、これら複数の画像入力メモリを前記画像入力装置に順次
切り替えて接続するとともに、この切り替えタイミング
に同期して、前記画像入力装置に接続した前記画像入力
メモリと異なる前記画像入力メモリを前記画像処理専用
モジュールに順次接続するメモリ切替部と、このメモリ
切替部に切替タイミング信号を与えるとともに、この切
替タイミング信号に同期して前記画像処理専用モジュー
ルに処理開始のトリガ信号を出力する切替制御部とを有
し、この切替制御部は、前記切替タイミング信号を所定の周
期と任意のタイミングとによって出力可能であることを
特徴とする画像処理装置。
（２）前記画像処理専用モジュールは、読み出し、書き
込み可能な画像メモリに接続してあり、前記切替制御部
は、前記画像処理専用モジュールが前記画像メモリ内の
データを処理するときに、前記任意のタイミングにより
前記トリガ信号を前記画像処理専用モジュールに出力す
ることを特徴とする請求項１に記載の画像処理装置。