JPH1051745A - フィールド／フレーム変換装置 - Google Patents
フィールド／フレーム変換装置Info
- Publication number
- JPH1051745A JPH1051745A JP8203541A JP20354196A JPH1051745A JP H1051745 A JPH1051745 A JP H1051745A JP 8203541 A JP8203541 A JP 8203541A JP 20354196 A JP20354196 A JP 20354196A JP H1051745 A JPH1051745 A JP H1051745A
- Authority
- JP
- Japan
- Prior art keywords
- data
- field
- memory
- frame
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 低容量のメモリでフィールド／フレーム変換
を実現し、装置のコストとハードウェア規模の低減を図
る。 【解決手段】 フィールド単位のデータをフレーム単位
のデータに変換する場合は、一方のメモリに１フィール
ド分のデータの書き込みを行った後、他方のメモリに次
の１フィールド分のデータの書き込みを行うと同時に、
両方のメモリから１ライン毎に交互にデータの読み出し
を行う。また、フレーム単位のデータをフィールド単位
に変換する場合は、両方のメモリに１ライン毎に交互に
半フレーム(１フィールド)分のデータの書き込みを行っ
た後、同様に残りの半フレーム分のデータを書き込むと
同時に、一方のメモリから１フィールド分のデータの読
み出しを行う。
を実現し、装置のコストとハードウェア規模の低減を図
る。 【解決手段】 フィールド単位のデータをフレーム単位
のデータに変換する場合は、一方のメモリに１フィール
ド分のデータの書き込みを行った後、他方のメモリに次
の１フィールド分のデータの書き込みを行うと同時に、
両方のメモリから１ライン毎に交互にデータの読み出し
を行う。また、フレーム単位のデータをフィールド単位
に変換する場合は、両方のメモリに１ライン毎に交互に
半フレーム(１フィールド)分のデータの書き込みを行っ
た後、同様に残りの半フレーム分のデータを書き込むと
同時に、一方のメモリから１フィールド分のデータの読
み出しを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビジョン信号
等のインタレースされた画像信号をデジタル処理する際
に、画像データをフィールド単位からフレーム単位、ま
たは、フレーム単位からフィールド単位に変換する方式
に係り、特に動画像を実時間処理する場合に、小容量の
メモリ構成で上記変換を行うのに好適な方式に関する。
等のインタレースされた画像信号をデジタル処理する際
に、画像データをフィールド単位からフレーム単位、ま
たは、フレーム単位からフィールド単位に変換する方式
に係り、特に動画像を実時間処理する場合に、小容量の
メモリ構成で上記変換を行うのに好適な方式に関する。
【０００２】
【従来の技術】従来、２フィールドの画像データを１フ
レームの画像データに変換する場合、メモリを２フィー
ルド分用意し、各メモリにフィールド単位でデータを書
き込んだ後、各フィールドのデータを１ライン毎に交互
に読み出すことで実現する。逆に、１フレームの画像デ
ータを２フィールドの画像データに変換する場合には、
１ライン毎に交互に各メモリにデータを書き込むことに
より、各メモリからフィールド単位の画像データを読み
出すことができる。この時、動画像のように、逐次、デ
ータを処理しなければならない場合には、メモリの書き
込み、読み出しアドレスの競合を避けるため、更にメモ
リを２フィールド分用意し、一方の２フィールド分のメ
モリからデータの読み出しを行うと同時に、他方の２フ
ィールド分のメモリには次に変換すべきデータの書き込
みを行う方法が採られていた。
レームの画像データに変換する場合、メモリを２フィー
ルド分用意し、各メモリにフィールド単位でデータを書
き込んだ後、各フィールドのデータを１ライン毎に交互
に読み出すことで実現する。逆に、１フレームの画像デ
ータを２フィールドの画像データに変換する場合には、
１ライン毎に交互に各メモリにデータを書き込むことに
より、各メモリからフィールド単位の画像データを読み
出すことができる。この時、動画像のように、逐次、デ
ータを処理しなければならない場合には、メモリの書き
込み、読み出しアドレスの競合を避けるため、更にメモ
リを２フィールド分用意し、一方の２フィールド分のメ
モリからデータの読み出しを行うと同時に、他方の２フ
ィールド分のメモリには次に変換すべきデータの書き込
みを行う方法が採られていた。
【０００３】
【発明が解決しようとする課題】前記のような従来技術
では、２フィールドの動画像データを１フレームの画像
データに変換する場合、書き込み側と読み出し側で、各
々２フィールド分、計４フィールド分のメモリを用意す
る必要があり、構成が複雑、大型化する。本発明はこれ
らの欠点を除去し、従来技術より容量の少ないメモリで
フィールド／フレーム変換を実現し、装置のコストとハ
ードウェア規模の低減を図ることを目的とする。
では、２フィールドの動画像データを１フレームの画像
データに変換する場合、書き込み側と読み出し側で、各
々２フィールド分、計４フィールド分のメモリを用意す
る必要があり、構成が複雑、大型化する。本発明はこれ
らの欠点を除去し、従来技術より容量の少ないメモリで
フィールド／フレーム変換を実現し、装置のコストとハ
ードウェア規模の低減を図ることを目的とする。
【０００４】
【課題を解決するための手段】前記目的を達するために
本発明は、メモリの読み出し動作を書き込み動作より１
フィールド時間分遅延させることにより、２フィールド
分のメモリ内でも、フィールド／フレーム変換を行うこ
とができるよう構成したものである。フィールド単位の
データをフレーム単位のデータに変換する場合には、一
方のメモリに１フィールド分のデータの書き込みを行っ
た後、他方のメモリに次の１フィールド分のデータの書
き込みを行うと同時に、両方のメモリから１ライン毎に
交互にデータの読み出しを行うように制御する。また、
フレーム単位のデータをフィールド単位に変換する場合
には、両方のメモリに１ライン毎に交互に半フレーム
（１フィールド）分のデータの書き込みを行った後、同
様に残りの半フレーム分のデータを書き込むと同時に、
一方のメモリから１フィールド分のデータの読み出しを
行うように制御するものである。その結果、動画像のよ
うに逐次入出力処理を行う必要があるデータを扱う場合
でも、メモリの書き込み側と読み出し側のアドレスの競
合を避けつつ、２フィールド分のメモリ空間内で、フィ
ールド／フレーム変換を実現できる。
本発明は、メモリの読み出し動作を書き込み動作より１
フィールド時間分遅延させることにより、２フィールド
分のメモリ内でも、フィールド／フレーム変換を行うこ
とができるよう構成したものである。フィールド単位の
データをフレーム単位のデータに変換する場合には、一
方のメモリに１フィールド分のデータの書き込みを行っ
た後、他方のメモリに次の１フィールド分のデータの書
き込みを行うと同時に、両方のメモリから１ライン毎に
交互にデータの読み出しを行うように制御する。また、
フレーム単位のデータをフィールド単位に変換する場合
には、両方のメモリに１ライン毎に交互に半フレーム
（１フィールド）分のデータの書き込みを行った後、同
様に残りの半フレーム分のデータを書き込むと同時に、
一方のメモリから１フィールド分のデータの読み出しを
行うように制御するものである。その結果、動画像のよ
うに逐次入出力処理を行う必要があるデータを扱う場合
でも、メモリの書き込み側と読み出し側のアドレスの競
合を避けつつ、２フィールド分のメモリ空間内で、フィ
ールド／フレーム変換を実現できる。
【０００５】
【発明の実施の形態】以下、本発明の実施例を図１〜図
４に示し、詳細に説明する。図１はＯｄｄ(奇数)、Ｅｖ
ｅｎ(偶数)の２つのフィールドのデータを、Ｏｄｄを先
頭ラインとするフレームデータに変換する例を表す概略
図である。メモリ１、メモリ２は、入力／出力データバ
スが分離されているＦＩＦＯまたはデュアルポートＲＡ
Ｍタイプのメモリにて構成され、交互に入力される２つ
のフィールドデータを、Ｏｄｄフィールドはメモリ１
に、Ｅｖｅｎフィールドはメモリ２にライトする。ライ
トされたデータは、１ライン単位でメモリ１、メモリ２
から交互にリードされ、フレーム単位に変換されたデー
タが出力される。図２は、図１とは逆に、Ｏｄｄを先頭
ラインとするフレームデータを、Ｏｄｄ，Ｅｖｅｎのフ
ィールドデータに変換する例を表す概略図である。フレ
ーム単位で入力されるデータを、メモリ１、メモリ２
に、１ライン単位に交互にライトする。ここに示した例
では、フレームデータの先頭ラインをメモリ１にライト
するように制御する。 これにより、メモリ１からはＯ
ｄｄ、メモリ２からはＥｖｅｎのフィールド単位に変換
されたデータをリードすることができる。ここで、変換
すべきデータが全てメモリにライトされてからリードす
る場合、つまり、リード動作をライト動作より２フィー
ルド（１フレーム）分遅延させてしまうと、既にメモリ
に格納されたデータがリードされる前に、次のデータが
メモリに上書きされてしまうため、前記従来の技術で述
べたように、更に２フィールド分、計４フィールド分の
メモリが必要になる。
４に示し、詳細に説明する。図１はＯｄｄ(奇数)、Ｅｖ
ｅｎ(偶数)の２つのフィールドのデータを、Ｏｄｄを先
頭ラインとするフレームデータに変換する例を表す概略
図である。メモリ１、メモリ２は、入力／出力データバ
スが分離されているＦＩＦＯまたはデュアルポートＲＡ
Ｍタイプのメモリにて構成され、交互に入力される２つ
のフィールドデータを、Ｏｄｄフィールドはメモリ１
に、Ｅｖｅｎフィールドはメモリ２にライトする。ライ
トされたデータは、１ライン単位でメモリ１、メモリ２
から交互にリードされ、フレーム単位に変換されたデー
タが出力される。図２は、図１とは逆に、Ｏｄｄを先頭
ラインとするフレームデータを、Ｏｄｄ，Ｅｖｅｎのフ
ィールドデータに変換する例を表す概略図である。フレ
ーム単位で入力されるデータを、メモリ１、メモリ２
に、１ライン単位に交互にライトする。ここに示した例
では、フレームデータの先頭ラインをメモリ１にライト
するように制御する。 これにより、メモリ１からはＯ
ｄｄ、メモリ２からはＥｖｅｎのフィールド単位に変換
されたデータをリードすることができる。ここで、変換
すべきデータが全てメモリにライトされてからリードす
る場合、つまり、リード動作をライト動作より２フィー
ルド（１フレーム）分遅延させてしまうと、既にメモリ
に格納されたデータがリードされる前に、次のデータが
メモリに上書きされてしまうため、前記従来の技術で述
べたように、更に２フィールド分、計４フィールド分の
メモリが必要になる。
【０００６】そこで、本発明では、リード動作とライト
動作の遅延を１フィールド分にすることにより、前記の
ようなアドレスの競合を回避することができる。その動
作の詳細を、図３、図４により説明する。図３は図１の
実施例で、フィールドデータをフレームデータに変換す
る際の、リード／ライト動作のアドレス、データの位相
関係を表している。
動作の遅延を１フィールド分にすることにより、前記の
ようなアドレスの競合を回避することができる。その動
作の詳細を、図３、図４により説明する。図３は図１の
実施例で、フィールドデータをフレームデータに変換す
る際の、リード／ライト動作のアドレス、データの位相
関係を表している。
【０００７】なお、ここでの各フィールドのデータ数
を、ｍ（ドット）×ｎ（ライン）とし、各データに対応
するメモリのアドレスを、“（Ｈ，Ｖ）”で表してい
る。また、データの転送レートは、リード側、ライト側
共、同じとする。ここでは、Ｏｄｄフィールドｆのデー
タを、メモリ１の（１，１)〜（ｍ，ｎ)にライトした
後、Ｅｖｅｎフィールドｆのデータを、メモリ２の
（１，１)〜(ｍ，ｎ）にライトすると同時に、１ライン
毎にメモリ１（１，１)〜(１，ｍ）→メモリ２（１，
１）〜（１，ｍ）→メモリ（２，１）〜（２，ｍ）→メ
モリ２（２，１）〜（２，ｍ）→・・・の順に交互にリ
ードを開始するように制御する。これにより、Ｏｄｄフ
ィールドｆとＥｖｅｎフィールドｆを合成したフレーム
ｆのデータのリードが可能になる。この場合、フレーム
ｆのリード動作と、ＥｖｅｎフィールドｆとＯｄｄフィ
ールドｆ＋１のライト動作が並行して行われるが、図中
に示したとおり、リードアドレスと、ライトアドレスの
競合は起こらない。
を、ｍ（ドット）×ｎ（ライン）とし、各データに対応
するメモリのアドレスを、“（Ｈ，Ｖ）”で表してい
る。また、データの転送レートは、リード側、ライト側
共、同じとする。ここでは、Ｏｄｄフィールドｆのデー
タを、メモリ１の（１，１)〜（ｍ，ｎ)にライトした
後、Ｅｖｅｎフィールドｆのデータを、メモリ２の
（１，１)〜(ｍ，ｎ）にライトすると同時に、１ライン
毎にメモリ１（１，１)〜(１，ｍ）→メモリ２（１，
１）〜（１，ｍ）→メモリ（２，１）〜（２，ｍ）→メ
モリ２（２，１）〜（２，ｍ）→・・・の順に交互にリ
ードを開始するように制御する。これにより、Ｏｄｄフ
ィールドｆとＥｖｅｎフィールドｆを合成したフレーム
ｆのデータのリードが可能になる。この場合、フレーム
ｆのリード動作と、ＥｖｅｎフィールドｆとＯｄｄフィ
ールドｆ＋１のライト動作が並行して行われるが、図中
に示したとおり、リードアドレスと、ライトアドレスの
競合は起こらない。
【０００８】図４は図２の実施例で、フレームデータを
フィールドデータに変換する際の、リード／ライト動作
のアドレス、データの位相関係を表している。ここで
は、フレームｆのデータを、１ライン毎にメモリ１
（１，１）〜（１，ｍ）→メモリ２（１，１）〜（１，
ｍ）→メモリ１（２，１）〜（２，ｍ）→メモリ２
（２，１）〜（２，ｍ）→・・・の順に交互にｎライン
（つまり１フィールド）分ライトした後、残りｎライン
分のフレームｆのデータを同様にライトすると同時に、
メモリ１の（１，１）〜（ｍ，ｎ）、メモリ２の（１，
１）〜（ｍ，ｎ）の順にリードを開始するように制御す
る。これにより、メモリ１からＯｄｄフィールドｆ、メ
モリ２からＥｖｅｎフィールドｆのデータのリードが可
能になる。この場合、Ｏｄｄフィールドｆ、Ｅｖｅｎフ
ィールドｆのリード動作と、フレームｆの後半ｎライン
分とフレームｆ＋１の前半ｎライン分のライト動作が並
行して行われるが、ここでも図中に示したとおり、リー
ドアドレスと、ライトアドレスの競合は起こらない。
フィールドデータに変換する際の、リード／ライト動作
のアドレス、データの位相関係を表している。ここで
は、フレームｆのデータを、１ライン毎にメモリ１
（１，１）〜（１，ｍ）→メモリ２（１，１）〜（１，
ｍ）→メモリ１（２，１）〜（２，ｍ）→メモリ２
（２，１）〜（２，ｍ）→・・・の順に交互にｎライン
（つまり１フィールド）分ライトした後、残りｎライン
分のフレームｆのデータを同様にライトすると同時に、
メモリ１の（１，１）〜（ｍ，ｎ）、メモリ２の（１，
１）〜（ｍ，ｎ）の順にリードを開始するように制御す
る。これにより、メモリ１からＯｄｄフィールドｆ、メ
モリ２からＥｖｅｎフィールドｆのデータのリードが可
能になる。この場合、Ｏｄｄフィールドｆ、Ｅｖｅｎフ
ィールドｆのリード動作と、フレームｆの後半ｎライン
分とフレームｆ＋１の前半ｎライン分のライト動作が並
行して行われるが、ここでも図中に示したとおり、リー
ドアドレスと、ライトアドレスの競合は起こらない。
【０００９】
【発明の効果】以上説明したように本発明によれば、リ
ード動作をライト動作より１フィールド分遅延させるこ
とにより、特に動画像等、実時間処理が必要な場合で
も、２フィールド分のメモリ容量でフィールド／フレー
ム変換が可能であり、また、データの転送レートをリー
ド側、ライト側共、同じにすることができるため、リー
ド／ライト動作の制御ハードウェアの共用化、簡素化も
容易であり、装置の小規模化、コストダウンを実現でき
る。
ード動作をライト動作より１フィールド分遅延させるこ
とにより、特に動画像等、実時間処理が必要な場合で
も、２フィールド分のメモリ容量でフィールド／フレー
ム変換が可能であり、また、データの転送レートをリー
ド側、ライト側共、同じにすることができるため、リー
ド／ライト動作の制御ハードウェアの共用化、簡素化も
容易であり、装置の小規模化、コストダウンを実現でき
る。
【図１】本発明のフィールド−フレーム変換の概略説明
図。
図。
【図２】本発明のフレーム−フィールド変換の概略説明
図。
図。
【図３】本発明のフィールド−フレーム変換の一実施例
の動作説明図。
の動作説明図。
【図４】本発明のフレーム−フィールド変換の一実施例
の動作説明図。
の動作説明図。
１，２：メモリ。
Claims (2)
- 【請求項１】 画像信号をデジタル処理する装置におい
て、フィールド単位の画像データをフレーム単位の画像
データに変換処理を行う場合、第１のメモリに一方のフ
ィールドのデータの書き込みを行った後、第２のメモリ
に他方のフィールドのデータの書き込みを行うと同時
に、上記両方のメモリから、１ライン毎に、交互にデー
タの読み出しを行うことを特徴とするフィールド／フレ
ーム変換装置。 - 【請求項２】 映像信号をデジタル処理する装置におい
て、フレーム単位の画像データをフィールド単位の画像
データに変換処理を行う場合、第１のメモリと第２のメ
モリに、１ライン毎に交互に、半フレーム(１フィール
ド)分のデータの書き込みを行った後、同様に残りの半
フレーム分のデータを書き込むと同時に、上記第１、第
２のメモリから、それぞれ対応する１フィールド分のデ
ータの読み出しを行うことを特徴とするフィールド／フ
レーム変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8203541A JPH1051745A (ja) | 1996-08-01 | 1996-08-01 | フィールド／フレーム変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8203541A JPH1051745A (ja) | 1996-08-01 | 1996-08-01 | フィールド／フレーム変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1051745A true JPH1051745A (ja) | 1998-02-20 |
Family
ID=16475859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8203541A Pending JPH1051745A (ja) | 1996-08-01 | 1996-08-01 | フィールド／フレーム変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1051745A (ja) |
-
1996
- 1996-08-01 JP JP8203541A patent/JPH1051745A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0681304B2 (ja) | 方式変換装置 | |
| US6593965B1 (en) | CCD data pixel interpolation circuit and digital still camera equipped with it | |
| JP4245139B2 (ja) | 画像処理装置 | |
| US7209186B2 (en) | Image processing apparatus and image processing method for high speed real-time processing | |
| JPH1051745A (ja) | フィールド／フレーム変換装置 | |
| JPH05100647A (ja) | 画像表示装置 | |
| JP2000092365A (ja) | 信号処理装置 | |
| JPH11112873A (ja) | 画像処理方法及び装置 | |
| JP3586131B2 (ja) | 高速画像処理装置 | |
| JPH10262220A (ja) | 半導体集積回路 | |
| JPH10304356A (ja) | 並列画像圧縮処理装置 | |
| JPS6039988A (ja) | 画像信号変換装置 | |
| JP2622533B2 (ja) | スキャンコンバータ | |
| JP5225068B2 (ja) | 画像処理装置及び画像処理方法 | |
| JP2000232623A (ja) | 映像メモリ回路 | |
| JP2000092349A (ja) | 画像処理装置 | |
| JP2001109442A (ja) | 映像信号処理回路 | |
| JPH10341415A (ja) | 画像処理装置 | |
| JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
| JPH08329232A (ja) | 画像データ記憶装置 | |
| JPH10136316A (ja) | 画像データ処理装置および画像データ処理方法 | |
| JPH06284382A (ja) | 記録キャリア読取り装置 | |
| JPH0734586B2 (ja) | 映像記憶装置 | |
| JPH09182072A (ja) | 画像圧縮装置 | |
| JPH04285543A (ja) | 画像表示装置 |