JPH04165767A - 映像用複合同期信号分離回路 - Google Patents
映像用複合同期信号分離回路Info
- Publication number
- JPH04165767A JPH04165767A JP29161290A JP29161290A JPH04165767A JP H04165767 A JPH04165767 A JP H04165767A JP 29161290 A JP29161290 A JP 29161290A JP 29161290 A JP29161290 A JP 29161290A JP H04165767 A JPH04165767 A JP H04165767A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- horizontal
- flip
- flop
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 22
- 238000000926 separation method Methods 0.000 title claims description 9
- 238000001514 detection method Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＴＶ、ビデオなどの映像機器用複合同期信号
分離回路に関し、特にｔＩｋ積回路内で映像用複合同期
信号からデジタル的に水平同期信号成分、垂直同期信号
成分を取り出す回路に関する。
分離回路に関し、特にｔＩｋ積回路内で映像用複合同期
信号からデジタル的に水平同期信号成分、垂直同期信号
成分を取り出す回路に関する。
従来、この種の映像用複合同期信号分離回路は、第４図
のブロック図に示すアナログ回路で構成され、ＡＮＤゲ
ート１４のマスク回路と、マルチバイブレータ１５と、
微分・積分回路とから構成される。このマルチバイブレ
ータ１５を用いて水平同期周波数の２倍の成分を取り除
き、コンデンサＣ１，抵抗Ｒ１の微分回路により水平同
期信号２２を取り出し、抵抗Ｒ２，コンデンサＣ２の積
分回路を用いて垂直同期信号２３を取り出している。
のブロック図に示すアナログ回路で構成され、ＡＮＤゲ
ート１４のマスク回路と、マルチバイブレータ１５と、
微分・積分回路とから構成される。このマルチバイブレ
ータ１５を用いて水平同期周波数の２倍の成分を取り除
き、コンデンサＣ１，抵抗Ｒ１の微分回路により水平同
期信号２２を取り出し、抵抗Ｒ２，コンデンサＣ２の積
分回路を用いて垂直同期信号２３を取り出している。
上述した従来の回路は、アナログ回路で構成されている
ので、集積回路内にいれることが困難であるという欠点
がある。
ので、集積回路内にいれることが困難であるという欠点
がある。
本発明の目的は、デジタル回路で構成することにより、
集積回路内に取り込むことができると共に、映像機器の
システムの規模を小さくすることができるようにした映
像用複合同期信号分離回路を提供することにある。
集積回路内に取り込むことができると共に、映像機器の
システムの規模を小さくすることができるようにした映
像用複合同期信号分離回路を提供することにある。
本発明の映像用複合同期信号分離回路は、フリップフロ
ップと論理ゲートとにより構成され映像用複合同期信号
の各同期信号の前縁を検出する位置検出回路と、この位
置検出回路へ入力される前記複合同期信号の水平同期周
波数の２倍の成分をマスクしフリップフロップと論理ゲ
ートとにより構成されたマスク回路と、前記位置検出回
路の出力に同期してカウントする水平カウンタと、この
水平カウンタの出力をテコードするデコーダと、このデ
コーダの出力信号と前記複合同期信号とを入力しフリッ
プフロ・ツブと論理ゲートとにより構成され前記複合同
期信号の垂直同期信号期間を検出する垂直同期検出回路
とを有することを特徴とする。
ップと論理ゲートとにより構成され映像用複合同期信号
の各同期信号の前縁を検出する位置検出回路と、この位
置検出回路へ入力される前記複合同期信号の水平同期周
波数の２倍の成分をマスクしフリップフロップと論理ゲ
ートとにより構成されたマスク回路と、前記位置検出回
路の出力に同期してカウントする水平カウンタと、この
水平カウンタの出力をテコードするデコーダと、このデ
コーダの出力信号と前記複合同期信号とを入力しフリッ
プフロ・ツブと論理ゲートとにより構成され前記複合同
期信号の垂直同期信号期間を検出する垂直同期検出回路
とを有することを特徴とする。
本発明において、水平カウンタの代りにタイマーを用い
ることもできる。
ることもできる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成図を示すブロック図で
ある。本実施例は、ＮＡＮＤゲート１゜３．６．７と、
Ｄ−７！Ｊツ７７Ｄツ７２＋ １０゜１１と、水平カウ
ンタ４と、水平デコーダ５と、ＮＯＲゲート８と、ＯＲ
ゲート９と、垂直カウンタ１２とから構成される。
ある。本実施例は、ＮＡＮＤゲート１゜３．６．７と、
Ｄ−７！Ｊツ７７Ｄツ７２＋ １０゜１１と、水平カウ
ンタ４と、水平デコーダ５と、ＮＯＲゲート８と、ＯＲ
ゲート９と、垂直カウンタ１２とから構成される。
第２図、第３図は第１図の水平および垂直タイミングの
波形図である。図に示す映像用複合同期信号Ｃ３ＹＮが
、Ｎ Ａ Ｎ Ｄ’ｌに入力されＤ−フリップフロップ
２のデータに入力される。これを水平同期周期より充分
短い周期のクロック（通常水平同期周波数の整数倍、例
えば２０２ｆＨ）で取り込むこみ遅延反転しＮＡＮＤ３
に出力する。このＮＡＮＤ３か、Ｄ−フリップフロップ
２の出力とＮＡＮＤ １の出力とのＮＡＮＤをとり、第
２図に示す水平同期信号を出力して水平カウンタ４をセ
ットし、水平同期をとる。
波形図である。図に示す映像用複合同期信号Ｃ３ＹＮが
、Ｎ Ａ Ｎ Ｄ’ｌに入力されＤ−フリップフロップ
２のデータに入力される。これを水平同期周期より充分
短い周期のクロック（通常水平同期周波数の整数倍、例
えば２０２ｆＨ）で取り込むこみ遅延反転しＮＡＮＤ３
に出力する。このＮＡＮＤ３か、Ｄ−フリップフロップ
２の出力とＮＡＮＤ １の出力とのＮＡＮＤをとり、第
２図に示す水平同期信号を出力して水平カウンタ４をセ
ットし、水平同期をとる。
また、第３図に示す映像用複合同期信号の水平同期周波
数の２倍の成分を取り除くため、第２図に示す前縁はＮ
ＡＮＤ３の出力て決定され、後縁は水平デコーダ５の出
力で決定されるマスク信号をＮＡＮＤ６，７で構成され
るＲＳフリップフロ゛ツブで作り出し、ＮＡＮＤＩに入
力しマスクする。
数の２倍の成分を取り除くため、第２図に示す前縁はＮ
ＡＮＤ３の出力て決定され、後縁は水平デコーダ５の出
力で決定されるマスク信号をＮＡＮＤ６，７で構成され
るＲＳフリップフロ゛ツブで作り出し、ＮＡＮＤＩに入
力しマスクする。
次に、同期のとれた水平カウンタ４から水平デコーダ５
で垂直同期信号判定タイミングデータをＯＲ９に出力し
、このＯＲ９から第２図のデータ取り込みタイミングを
出力し、Ｄ−フリップフロップ１０にて映像用複合同期
信号を読み込む。このとき、第３図に示すように、Ｈ８
ＡＷ部分だけがロウになっているので、このＨ８ＡＷ期
間になった瞬間をＤ−フリップフロップ１１とＮ０Ｒ８
とにより垂直同期信号として取り出し、垂直カウンタ１
２をセットし、これによって垂直タイミングの同期をと
ることかてき、アナログ回路と同様の効果を得ることが
できる。
で垂直同期信号判定タイミングデータをＯＲ９に出力し
、このＯＲ９から第２図のデータ取り込みタイミングを
出力し、Ｄ−フリップフロップ１０にて映像用複合同期
信号を読み込む。このとき、第３図に示すように、Ｈ８
ＡＷ部分だけがロウになっているので、このＨ８ＡＷ期
間になった瞬間をＤ−フリップフロップ１１とＮ０Ｒ８
とにより垂直同期信号として取り出し、垂直カウンタ１
２をセットし、これによって垂直タイミングの同期をと
ることかてき、アナログ回路と同様の効果を得ることが
できる。
本実施例では、マスク信号を作り出すために、カウンタ
４を用いたが、このカウンタ４の代りにタイマを用いる
こともできる。この場合にはデコーダ５の構成を簡略化
して同様の効果を得ることができる。
４を用いたが、このカウンタ４の代りにタイマを用いる
こともできる。この場合にはデコーダ５の構成を簡略化
して同様の効果を得ることができる。
以上説明したように本発明は、デジタル回路で構成する
ことができるため、集積回路内に取込むことができると
共に、この集積回路により映像機器のシステムを小形に
することができるという効果がある。
ことができるため、集積回路内に取込むことができると
共に、この集積回路により映像機器のシステムを小形に
することができるという効果がある。
第１図は本発明の一実施例の水平同期信号垂直同期信号
分離回路のフロック図、第２図、第３図は第１図の複合
同期信号の水平および垂直タイミング図、第４図は従来
の水平同期信号垂直同期信号分離回路の一例のブロック
図である。 １，３，６．７・・・ＮＡＮＤゲート、２，１０゜１１
・・・Ｄ型フリップフロップ、４・・・水平カウンタ、
５・・・水平デコーダ、８・・・ＮＯＲケート、９・・
・ＯＲケート、１２・・垂直カウンタ、１４・・・ＡＮ
Ｄゲート、１５・・・マルチバイブレータ。
分離回路のフロック図、第２図、第３図は第１図の複合
同期信号の水平および垂直タイミング図、第４図は従来
の水平同期信号垂直同期信号分離回路の一例のブロック
図である。 １，３，６．７・・・ＮＡＮＤゲート、２，１０゜１１
・・・Ｄ型フリップフロップ、４・・・水平カウンタ、
５・・・水平デコーダ、８・・・ＮＯＲケート、９・・
・ＯＲケート、１２・・垂直カウンタ、１４・・・ＡＮ
Ｄゲート、１５・・・マルチバイブレータ。
Claims (1)
- 【特許請求の範囲】 １、フリップフロップと論理ゲートとにより構成され映
像用複合同期信号の各同期信号の前縁を検出する位置検
出回路と、この位置検出回路へ入力される前記複合同期
信号の水平同期周波数の２倍の成分をマスクしフリップ
フロップと論理ゲートとにより構成されたマスク回路と
、前記位置検出回路の出力に同期してカウントする水平
カウンタと、この水平カウンタの出力をデコードするデ
コーダと、このデコーダの出力信号と前記複合同期信号
とを入力しフリップフロップと論理ゲートとにより構成
され前記複合同期信号の垂直同期信号期間を検出する垂
直同期検出回路とを有することを特徴とする映像用複合
同期信号分離回路。 ２、水平カウンタに代えてタイマーを用いた請求項（１
）記載の映像用複合同期信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29161290A JPH04165767A (ja) | 1990-10-29 | 1990-10-29 | 映像用複合同期信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29161290A JPH04165767A (ja) | 1990-10-29 | 1990-10-29 | 映像用複合同期信号分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04165767A true JPH04165767A (ja) | 1992-06-11 |
Family
ID=17771206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29161290A Pending JPH04165767A (ja) | 1990-10-29 | 1990-10-29 | 映像用複合同期信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04165767A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1093881A (ja) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | ノイズ除去回路 |
-
1990
- 1990-10-29 JP JP29161290A patent/JPH04165767A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1093881A (ja) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | ノイズ除去回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5720052A (en) | Input data synchronizing circuit | |
| KR890010810A (ko) | 동기신호 검출회로 | |
| KR950007417A (ko) | 디지탈 수직동기신호 분리장치 | |
| JPH04165767A (ja) | 映像用複合同期信号分離回路 | |
| KR920007430A (ko) | 동기회로 | |
| KR910011006A (ko) | 디지탈 동기화 장치 | |
| JP2598902B2 (ja) | 同期信号雑音除去装置 | |
| JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JPH02192268A (ja) | 表示制御装置 | |
| JPH0728787Y2 (ja) | ビデオデイスク再生装置のタイムベース補正回路 | |
| JP2661401B2 (ja) | キャプションデコーダ回路 | |
| JPS5930371A (ja) | 同期信号処理回路 | |
| JPS62207078A (ja) | ミユ−テイング回路 | |
| JPS55146618A (en) | Data synchronizing circuit | |
| JPH01264368A (ja) | 垂直同期信号検出回路 | |
| JPH06233260A (ja) | 表示用半導体集積回路 | |
| JP2000333037A (ja) | 水平同期信号分離回路 | |
| JPS62257283A (ja) | 垂直同期信号検出回路 | |
| JPS60130268A (ja) | 垂直同期信号同期装置 | |
| JPH05252415A (ja) | 同期信号分離装置 | |
| JPH09149020A (ja) | フレームカウンタ | |
| JPH03196774A (ja) | 垂直同期信号検出装置 | |
| JPH031789A (ja) | 同期信号再生回路 |