JPH1093881A - ノイズ除去回路 - Google Patents

Abstract

(57)【要約】 【課題】デジタルＩＣに内蔵することが困難なアナログ
の電圧制御発振器及びフィルタを必要とせず、ＩＣのピ
ン数を増加させることなく、さらにノイズを除去するた
めの回路の基準クロックの影響を受けずに入力信号に混
入しているノイズを除去することができるノイズ除去回
路を提供する。 【解決手段】入力信号の論理レベルによりアップダウン
カウンタ１０のカウント方向を切り換え、このカウンタ
の内容からカウント値検出回路１２，１４及びフリップ
フロップ１６により前記入力信号の到来を検知する。そ
して、ＡＮＤゲート回路１８でこの検知信号と入力信号
と、この入力信号の立ち下がりから所定期間だけ入力信
号の受付けを禁止するノイズマスク回路の出力信号との
論理積をとることにより、出力信号の立ち下がりエッジ
には入力信号の立ち下がりエッジの情報が保存されるよ
うにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号の同期信
号に混入するノイズを除去する回路に関するものであ
り、特にキャラクタの表示装置（オンスクリーンディス
プレイ等）に使用されるノイズ除去回路に関するもので
ある。

【０００２】

【従来の技術】従来、一般にテレビジョンのモニタ上に
文字や図形などのキャラクタを表示するオンスクリーン
ディスプレイ装置は、テレビジョン放送などの放送信号
の一部分に任意のキャラクタ信号を挿入することによ
り、現在放送中のチャンネルなどの情報を視聴者に知ら
せることができるようなスーパーインポーズ機能を有し
ている。

【０００３】図３は、前記オンスクリーンディスプレイ
装置の構成を示す図である。このオンスクリーンディス
プレイ装置は、上記スーパーインポーズ機能においては
挿入するキャラクタ信号を被挿入信号の映像同期信号に
同期させて作成する必要がある。そこで、このオンスク
リーンディスプレイ装置は、同期分離回路１１０により
被挿入信号の映像信号１０１を垂直同期信号１０２と水
平同期信号１０３とに分離し、これらの同期信号を基準
にキャラクタジェネレータ１２０によりキャラクタ信号
の作成を行う。その後、オンスクリーンディスプレイ装
置は、信号切換回路１３０により、前記映像信号１０１
と作成したキャラクタ信号１０４とを映像切換タイミン
グ信号１０５をもとに切り換えて映像信号１０６を出力
する。

【０００４】したがって、前記同期信号にノイズが混入
していたり、ジッタがあると、前記キャラクタジェネレ
ータ１２０により、作成されて挿入されたキャラクタが
縦や横に揺れるなどの障害が発生する。特に、水平同期
信号に対しては映像の感度が高いため、この障害が発生
しやすい。そこで、水平同期信号１０３のライン上に図
４に示すような電圧制御発振器を用いた位相制御回路を
設けることが多い。この位相制御回路は、位相比較器２
１０、ループフィルタ２２０、電圧制御発振器２３０か
ら成っており、水平同期信号１０３に平均的に同期した
安定した信号を作成して、キャラクタジェネレータ１２
０へ供給している。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
たオンスクリーンディスプレイ装置に設けられる位相制
御回路は、アナログ回路の電圧制御発振器を必要とする
ことから、デジタルＩＣ（集積回路）に内蔵することが
難しく、またデジタルＩＣに内蔵した場合でも位相制御
ループの動作を安定化するためのフィルタなどをＩＣ外
部に必要とするため、ＩＣのピン数の増加要因となって
いる。

【０００６】そこで本発明は、上記課題に鑑みてなされ
たものであり、デジタルＩＣに内蔵することが困難なア
ナログの電圧制御発振器及びフィルタを必要とせず、さ
らにＩＣのピン数を増加させることなく、ノイズを除去
するための回路の基準クロックの影響を受けずに入力信
号に混入しているノイズを除去することができるノイズ
除去回路を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明のノイズ除去回路は、入力信号の論理レベルに
応じ、この入力信号が第１の論理レベルのときにはアッ
プカウント動作を行い、第２の論理レベルのときにはダ
ウンカウント動作を行うアップダウンカウント手段と、
このアップダウンカウント手段のアップカウント動作中
にそのカウント値が所定値に一致したことを検出して検
出信号を出力する第１のカウント値検出手段と、前記ア
ップダウンカウント手段のダウンカウント動作中にその
カウント値が所定値に一致したことを検出して検出信号
を出力する第２のカウント値検出手段と、前記第１のカ
ウント値検出手段からの検出信号で“Ｈ”レベルにセッ
トされ、前記第２のカウント値検出手段からの検出信号
で“Ｌ”レベルにリセットされるフリップフロップと、
このフリップフロップの出力信号と前記入力信号と後述
するノイズマスク回路の出力信号との論理積をとるＡＮ
Ｄゲート回路と、このＡＮＤゲート回路の出力信号が立
ち下がるまでは“Ｈ”レベルの信号を出力し、この出力
信号の立ち下がりタイミングで“Ｌ”レベルの信号を出
力し、所定の期間後に“Ｈ”レベルの信号を出力するノ
イズマスク手段とを具備し、前記フリップフロップの出
力信号と前記ノイズマスク手段の出力信号がともに
“Ｈ”レベルの期間のみ前記入力信号を通過させること
を特徴とする。

【０００８】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の実施の形態のノ
イズ除去回路の構成を示す図である。このノイズ除去回
路は、図３に示したオンスクリーンディスプレイ装置に
おいて同期分離回路とキャラクタジェネレータとの間等
に設けられ、前記同期分離回路により分離された水平同
期信号等の入力信号に含まれるノイズを除去するために
用いられる。

【０００９】入力信号が入力される入力端ＩＮは、アッ
プダウンカウンタ１０のアップダウン端子Ｕ／Ｄに接続
されるとともに、カウント値検出回路１２，１４の入力
端子にそれぞれ接続される。前記アップダウンカウンタ
１０の出力端子は、前記カウント値検出回路１２，１４
に接続され、前記アップダウンカウンタ１０の入力端子
φには基準のクロックパルスＣＰが入力される。

【００１０】さらに、前記カウント値検出回路１２の出
力端子はＲＳフリップフロップ１６のセット端子Ｓに接
続され、前記カウント値検出回路１４の出力端子はＲＳ
フリップフロップ１６のリセット端子Ｒに接続される。
このＲＳフリップフロップ１６の出力端子ＱはＡＮＤゲ
ート回路１８の第１入力端子に接続され、また前記入力
端ＩＮはＡＮＤゲート回路１８の第２入力端子に接続さ
れる。

【００１１】また、このノイズ除去回路には、前記ＡＮ
Ｄゲート回路１８の出力信号の立ち下がりタイミングか
ら所定の期間だけ入力信号を禁止するためのノイズマス
ク回路２０が設けられている。前記ＡＮＤゲート回路１
８の出力端子は、本ノイズ除去回路の出力端ＯＵＴに接
続されるとともに、前記ノイズマスク回路２０内のＮＯ
Ｔゲート回路２２を介してＤフリップフロップ回路２４
のクロック端子ＣＫに接続される。このＤフリップフロ
ップ回路２４のデータ入力端子Ｄには、電源電圧Ｖｃｃ
が入力され、またＤフリップフロップ回路２４の出力端
子Ｑはアップカウンタ２６のクリア端子ＣＬバーに接続
されるとともに、ＮＯＴゲート回路２８を介して前記Ａ
ＮＤゲート回路１８の第３入力端子に接続される。

【００１２】さらに、このアップカウンタ２６の入力端
子φには、基準のクロックパルスＣＰが入力され、アッ
プカウンタ２６の出力端子はカウント値検出回路３０に
接続される。このカウント値検出回路３０の出力端子
は、前記Ｄフリップフロップ２４のリセット端子Ｒに接
続される。

【００１３】ここで、前記アップダウンカウンタ１０
は、入力端子φに入力されるクロックパルスを基準クロ
ックとし、入力端ＩＮに入力される入力信号の論理レベ
ルに応じて、前記入力信号が“Ｈ（Ｈｉｇｈ）”レベル
のときにはアップカウント動作を行い、“Ｌ（Ｌｏｗ）
レベルのときには”ダウンカウント動作を行う。このア
ップダウンカウンタ１０は、アップカウント動作でカウ
ンタが最大値となった場合には、ダウンカウント動作に
移行するまでは最大値のカウント値を保持したまま、カ
ウント動作を停止するオーバーフロー処理と、ダウンカ
ウント動作でカウンタが最小値（０）となった場合に
は、アップカウント動作に移行するまでは最小値（０）
のカウント値を保持したまま、カウント動作を停止する
アンダーフロー処理の機能を有している。

【００１４】前記カウント値検出回路１２は、アップダ
ウンカウンタ１０がアップカウント動作中に、そのカウ
ント値が予め定めた所定値に一致したときにパルスを出
力する検出回路である。このときの前記所定値は、前記
入力信号の立ち上がりが確実に検出できる任意の値に設
定すればよい。前記カウント値検出回路１４は、アップ
ダウンカウンタ１０がダウンカウント動作中に、そのカ
ウント値が予め定めた所定値に一致したときにパルスを
出力する検出回路である。このときの前記所定値は、最
大値より小さく最小値より大きい任意の値に設定すれば
よい。

【００１５】前記ＲＳフリップフロップ１６は、前記カ
ウント値検出回路１２から出力されるパルスによりセッ
トされ、前記カウント値検出回路１４から出力されるパ
ルスによりリセットされる。前記ＡＮＤゲート回路１８
は、ＲＳフリップフロップ１６からの出力信号と、入力
端ＩＮからの入力信号と、ノイズマスク回路２０の出力
であるＮＯＴゲート回路２８からの出力信号の論理積を
とる３端子入力のＡＮＤゲート回路である。

【００１６】前記ＮＯＴゲート回路２２は、前記ＡＮＤ
ゲート回路１８からの出力信号の論理極性を反転する回
路である。前記Ｄフリップフロップ２４は、前記ＮＯＴ
ゲート回路２２の出力信号の立ち上がりタイミング（前
記ＡＮＤゲート回路１８の出力信号の立ち下がりタイミ
ング）で“Ｈ”レベルにセットされ、前記カウント値検
出回路３０からの出力パルスのタイミングで“Ｌ”レベ
ルにリセットされる。

【００１７】また、前記アップカウンタ２６は、入力端
子φに入力される基準クロック信号をアップカウントす
るアップカウンタであり、Ｄフリップフロップ２４の出
力が“Ｌ”レベルのときにカウンタの内容がリセットさ
れる。前記ＮＯＴゲート回路２８は、前記Ｄフリップフ
ロップ２４からの出力信号の論理極性を反転する回路で
ある。前記カウント値検出回路３０は、前記アップカウ
ンタ２６のカウント値が予め定めた所定値に一致したと
きにパルスを出力する検出回路であり、その出力は前記
Ｄフリップフロップ２４のリセット信号となる。このと
きの前記所定値は、入力信号の立ち下がりタイミングか
ら次に入力される入力信号の検出に支障のない所定期間
に相当するカウント値、例えば、入力信号（水平同期信
号）の一周期の約９０パーセントにあたる期間に相当す
るカウント値に設定すればよい。

【００１８】次に、本実施の形態のノイズ除去回路の動
作について説明する。図２は、このノイズ除去回路の動
作を説明するためのタイミングチャートである。

【００１９】まず、このタイミングチャートについて説
明すると、図２において、（ａ）は入力信号の一例を示
す信号であり、ノイズ除去の動作を説明するためにノイ
ズを重畳した状態を示している。（ｂ）は、（ａ）の入
力信号に対応したアップダウンカウンタ１０のカウント
値の内容を示すものである。（ｃ）はカウント値検出回
路１２の出力を示す信号であり、（ｄ）はカウント値検
出回路１４の出力を示す信号である。図２では、カウン
ト値検出回路１２とカウント値検出回路１４がパルスを
出力するときのカウント値の所定値を同じ値として図示
しているが、この所定値は上述した条件を満たす範囲内
において任意に設定してかまわない。（ｅ）は、ＲＳフ
リップフロップ１６の出力を示す信号である。この信号
が“Ｈ”レベルのとき、すなわち、アップダウンカウン
タ１０のカウント値がアップカウント動作中に所定値を
越えた時点から、ダウンカウント動作へ移行した後、カ
ウント値が所定値を越えるまでの間、ＡＮＤゲート回路
１８は前記入力信号を通過させる状態となる。なお、前
記ＲＳフリップフロップ１６の出力信号が“Ｈ”レベル
の期間に入力信号にノイズが混入した場合でも、前記Ａ
ＮＤゲート回路１８の出力信号の立ち下がりタイミング
から所定期間、例えば、入力信号の水平同期信号の一周
期の約９０パーセントに相当する期間、ＡＮＤゲート回
路１８の第３入力端子に“Ｌ”レベルの信号を入力する
というノイズマスク動作を行うことにより、最初に受け
付けた信号のみを通過させるようにして、ノイズによる
影響を最小限におさえることができる。（ｆ）は、前記
ＡＮＤゲート回路１８の出力を示す信号である。

【００２０】さらに図２において、（ｇ）はＮＯＴゲー
ト回路２２の出力を示す信号であり、（ｈ）はＤフリッ
プフロップ２４の出力を示す信号である。（ｉ）は、前
記Ｄフリップフロップの出力が“Ｌ”レベルのときカウ
ント値がリセットされ、“Ｈ”レベルのときカウントを
開始するアップカウンタ２６のカウント値の内容を示す
ものである。（ｊ）は、カウント値検出回路３０の出力
を示す信号であり、前記アップカウンタ２６のカウント
値が所定値に達したときにパルスを出力する。（ｋ）
は、前記Ｄフリップフロップ２４からの出力信号の論理
極性を反転するＮＯＴゲート回路２８の出力を示す信号
である。

【００２１】続いて、図１に示したノイズ除去回路の構
成図に従って、動作を説明する。図１に示した前記ノイ
ズ除去回路の入力端ＩＮに、図２（ａ）に示すような入
力信号が入力されると、アップダウンカウンタ１０はこ
の入力信号に対応したアップカウント動作及びダウンカ
ウント動作を行い、図２（ｂ）に示すようなカウント値
をカウント値検出回路１２，１４にそれぞれ出力する。

【００２２】このカウント値検出回路１２は、前記入力
信号が“Ｈ”レベルのときに、前記カウント値が上述し
た所定値と一致したとき、図２（ｃ）に示すようなパル
スをＲＳフリップフロップ１６のセット端子Ｓに出力す
る。一方、前記カウント値検出回路１４は、前記入力信
号が“Ｌ”レベルのときに、前記カウント値が上述した
所定値と一致したとき、図２（ｄ）に示すようなパルス
をＲＳフリップフロップ１６のリセット端子Ｒに出力す
る。このＲＳフリップフロップ１６は、そのセット端子
Ｓにパルスが入力されてからリセット端子Ｒにパルスが
入力されるまでの間、図２（ｅ）に示すような“Ｈ”レ
ベルの信号を出力端子ＱからＡＮＤゲート回路１８の第
１入力端子に出力する。

【００２３】ＡＮＤゲート回路１８の第２入力端子には
前記入力端子がそのまま入力されており、このＡＮＤゲ
ート回路１８はＲＳフリップフロップ１６からの出力信
号と、入力端ＩＮからの前記入力信号と、後述するＮＯ
Ｔゲート回路２８からの出力信号の論理積をとり、その
結果を出力端ＯＵＴに出力するとともに、ＮＯＴゲート
回路２２に出力する。

【００２４】ここで、ＮＯＴゲート回路２８からの出力
信号は、ＡＮＤゲート回路１８の出力信号が“Ｈ”レベ
ルから“Ｌ”レベルに立ち下がった時点から所定期間だ
け、“Ｌ”レベルとなり、その以外の期間は“Ｈ”レベ
ルとなる。ＡＮＤゲート回路１８の出力は、第３入力端
子に入力されるＮＯＴゲート回路２８の出力信号が
“Ｈ”レベルのときには、第１入力端子及び第２入力端
子に入力される信号のみによって決定される。したがっ
て、ＡＮＤゲート回路１８の出力は、前記入力信号が立
ち下がった時点から所定期間以外は、入力端ＩＮからの
前記入力信号と、ＲＳフリップフロップ１６からの出力
信号とによって決定される。なお、前記所定期間は、例
えば、入力信号（水平同期信号）の一周期の約９０パー
セントにあたる期間に設定すればよい。

【００２５】また、前記ＮＯＴゲート回路２２は、前記
ＡＮＤゲート回路１８の出力信号が“Ｌ”レベルのとき
は“Ｈ”レベルの信号をＤフリップフロップ２４のクロ
ック端子ＣＫに出力し、前記ＡＮＤゲート回路１８の出
力信号が“Ｈ”レベルのときは“Ｌ”レベルの信号を出
力する。このＤフリップフロップ２４は、クロック端子
ＣＫに“Ｌ”レベルから“Ｈ”レベルへの立ち上がり信
号が入力されると（前記ＡＮＤゲート回路１８から立ち
下がり信号が出力されると）、この立ち上がりタイミン
グで“Ｈ”レベルにセットされ、その出力端子Ｑから
“Ｈ”レベルの信号をアップカウンタ２６のクリア端子
ＣＬバーとＮＯＴゲート回路２８にそれぞれ出力する。

【００２６】このＮＯＴゲート回路２８は、入力された
“Ｈ”レベルの信号を“Ｌ”レベルの信号に反転して、
前記ＡＮＤゲート回路１８の第３入力端子に出力する。
前記アップカウンタ２６は、クリア端子ＣＬバーに
“Ｈ”レベルの信号が入力されたとき、入力端子φに入
力される基準クロック信号をアップカウントし、このカ
ウント値をカウント値検出回路３０に出力する。

【００２７】このカウント値検出回路３０は、前記アッ
プカウンタ２６のカウント値が予め定めた所定値に一致
したときに、パルスを前記Ｄフリップフロップ２４のリ
セット端子Ｒに出力する。このときの前記所定値は、入
力信号の立ち下がりタイミングから次に入力される入力
信号の検出に支障のない所定期間に相当するカウント
値、例えば、入力信号（水平同期信号）の一周期の約９
０パーセントにあたる期間に相当するカウント値に設定
すればよい。

【００２８】前記Ｄフリップフロップ２４は、リセット
端子Ｒにパルスが入力されると、リセットされ、その出
力端子Ｑから“Ｌ”レベルの信号をアップカウンタ２６
のクリア端子ＣＬバーとＮＯＴゲート回路２８にそれぞ
れ出力する。このアップカウンタ２６は、クリア端子Ｃ
Ｌバーに“Ｌ”レベルの信号が入力されたとき、カウン
タのカウント値をリセットし、再び“Ｈ”レベルの信号
が入力されてアップカウントを開始するまで待機する。
前記ＮＯＴゲート回路２８は、入力された“Ｌ”レベル
の信号を“Ｈ”レベルの信号に反転して、前記ＡＮＤゲ
ート回路１８の第３入力端子に出力する。そして、ＡＮ
Ｄゲート回路１８は、第１入力端子に入力されたＲＳフ
リップフロップ１６からの出力信号と、第２入力端子に
入力された入力端ＩＮからの入力信号と、第３入力端子
に入力されたＮＯＴゲート回路２８からの出力信号の論
理積をとり、その結果を出力端ＯＵＴに出力する。

【００２９】ここで、前述したようにインバータ回路２
８からの出力信号は、ＡＮＤゲート回路１８の出力信号
が“Ｈ”レベルから“Ｌ”レベルに立ち下がった時点か
ら所定期間だけ、“Ｌ”レベルとなり、その以外の期間
は“Ｈ”レベルとなる。ＡＮＤゲート回路１８の出力
は、第３入力端子に入力されるＮＯＴゲート回路２８の
出力信号が“Ｈ”レベルのときには、第１入力端子及び
第２入力端子に入力される信号のみによって決定され
る。一方、第３入力端子に入力されるインバータ回路２
８の出力信号が“Ｌ”レベルのときには、第１入力端子
及び第２入力端子に入力される信号にかかわらず、常に
“Ｌ”レベルの信号が出力される。したがって、ＡＮＤ
ゲート回路１８の出力は、ＡＮＤゲート回路１８の出力
信号が“Ｈ”レベルから“Ｌ”レベルに立ち下がった時
点から所定期間においては、入力端ＩＮからの前記入力
信号と、ＲＳフリップフロップ１６からの出力信号とに
かかわらず、常に“Ｌ”レベルとなる。

【００３０】以上により、前記ＲＳフリップフロップ１
６の出力信号が“Ｈ”レベルの期間に入力信号にノイズ
が混入した場合でも、前記ＡＮＤゲート回路１８の出力
信号の立ち下がりタイミングから所定期間、前記ＡＮＤ
ゲート回路１８の第３入力端子に“Ｌ”レベルの信号を
入力するというノイズマスク動作を行うことにより、最
初に受け付けた信号のみを通過させるようにして、ノイ
ズによる影響を最小限におさえることができる。

【００３１】また、前記ＡＮＤゲート回路１８の出力信
号の立ち上がりタイミングは、アップダウンカウンタ１
０の検出タイミングに同期するものであり、アップダウ
ンカウンタ１０の入力端子φに入力される基準クロック
のタイミングに同期しているため、前記入力信号から見
ると１クロック分の時間変動を持つことになる。これに
対し、立ち下がりタイミングは、前記入力信号の立ち下
がりタイミングと同タイミングとなるため、前記入力信
号に対する時間変動がない。

【００３２】したがって、（ｆ）に示すＡＮＤゲート回
路１８からの出力信号を、例えば、オンスクリーンディ
スプレイ装置の水平方向基準信号として使用する際に
は、この出力信号の立ち下がりタイミングが基準となる
ような回路構成をとることにより、ノイズ除去効果が得
られるとともに、基準クロックによる時間変動の影響も
回避することができる。

【００３３】以上説明したように本実施の形態によれ
ば、ノイズを除去するための回路の基準クロックの影響
を受けずに、入力信号のノイズを除去することが可能で
あり、特にＩＣ（集積回路）に内蔵する場合にもピンを
追加する必要がない。

【００３４】

【発明の効果】以上述べたように本発明によれば、デジ
タルＩＣに内蔵することが困難なアナログの電圧制御発
振器及びフィルタを必要とせず、ＩＣのピン数を増加さ
せることなく、ノイズを除去するための回路の基準クロ
ックの影響を受けずに入力信号に混入しているノイズを
除去することができるノイズ除去回路を提供することが
可能である。

【図面の簡単な説明】

【図１】実施の形態のノイズ除去回路の構成を示す図で
ある。

【図２】実施の形態のノイズ除去回路の動作を説明する
ためのタイミングチャートである。

【図３】従来のオンスクリーンディスプレイ装置の構成
を示す図である。

【図４】前記オンスクリーンディスプレイに設けられる
位相制御回路の構成を示す図である。

【符号の説明】

１０ アップダウンカウンタ １２，１４ カウント値検出回路 １６ ＲＳ−フリップフロップ １８ ＡＮＤゲート回路 ２０ ノイズマスク回路 ２２，２８ ＮＯＴゲート回路 ２４ Ｄ−フリップフロップ ２６ アップカウンタ ３０ カウント値検出回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力信号の論理レベルに応じ、この入力
   信号が第１の論理レベルのときにはアップカウント動作
   を行い、第２の論理レベルのときにはダウンカウント動
   作を行うアップダウンカウント手段と、 このアップダウンカウント手段のアップカウント動作中
   にそのカウント値が所定値に一致したことを検出して検
   出信号を出力する第１のカウント値検出手段と、 前記アップダウンカウント手段のダウンカウント動作中
   にそのカウント値が所定値に一致したことを検出して検
   出信号を出力する第２のカウント値検出手段と、 前記第１のカウント値検出手段からの検出信号で“Ｈ”
   レベルにセットされ、前記第２のカウント値検出手段か
   らの検出信号で“Ｌ”レベルにリセットされるフリップ
   フロップと、 このフリップフロップの出力信号と前記入力信号と後述
   するノイズマスク回路の出力信号との論理積をとるＡＮ
   Ｄゲート回路と、 このＡＮＤゲート回路の出力信号が立ち下がるまでは
   “Ｈ”レベルの信号を出力し、この出力信号の立ち下が
   りタイミングで“Ｌ”レベルの信号を出力し、所定の期
   間後に“Ｈ”レベルの信号を出力するノイズマスク手段
   とを具備し、 前記フリップフロップの出力信号と前記ノイズマスク手
   段の出力信号がともに“Ｈ”レベルの期間のみ前記入力
   信号を通過させることを特徴とするノイズ除去回路。
2. 【請求項２】 入力信号の論理レベルに応じ、この入力
   信号が第１の論理レベルのときにはアップカウント動作
   を行い、第２の論理レベルのときにはダウンカウント動
   作を行うアップダウンカウント手段と、 このアップダウンカウント手段のアップカウント動作中
   にそのカウント値が所定値に一致したことを検出して検
   出信号を出力する第１のカウント値検出手段と、 前記アップダウンカウント手段のダウンカウント動作中
   にそのカウント値が所定値に一致したことを検出して検
   出信号を出力する第２のカウント値検出手段と、 前記第１のカウント値検出手段からの検出信号で“Ｈ”
   レベルにセットされ、前記第２のカウント値検出手段か
   らの検出信号で“Ｌ”レベルにリセットされるフリップ
   フロップと、 このフリップフロップの出力信号と前記入力信号と後述
   するノイズマスク手段の出力信号との論理積をとるＡＮ
   Ｄゲート回路と、 このＡＮＤゲート回路の出力信号が立ち下がるまでは
   “Ｈ”レベルの信号を出力し、この出力信号の立ち下が
   りタイミングで“Ｌ”レベルの信号を出力し、所定の期
   間後に“Ｈ”レベルの信号を出力するノイズマスク手段
   と、 を具備したことを特徴とするノイズ除去回路。
3. 【請求項３】 入力信号の論理レベルに応じ、この入力
   信号が第１の論理レベルのときにはアップカウント動作
   を行い、第２の論理レベルのときにはダウンカウント動
   作を行うアップダウンカウント手段と、 このアップダウンカウント手段のアップカウント動作中
   にそのカウント値が所定値に一致したことを検出して検
   出信号を出力する第１のカウント値検出手段と、 前記アップダウンカウント手段のダウンカウント動作中
   にそのカウント値が所定値に一致したことを検出して検
   出信号を出力する第２のカウント値検出手段と、 前記第１のカウント値検出手段からの検出信号で“Ｈ”
   レベルにセットされ、前記第２のカウント値検出手段か
   らの検出信号で“Ｌ”レベルにリセットされるフリップ
   フロップと、 このフリップフロップの出力信号と前記入力信号との論
   理積をとるＡＮＤゲート回路と、 を具備したことを特徴とするノイズ除去回路。
4. 【請求項４】 入力信号の論理レベルに応じ、この入力
   信号が第１の論理レベルのときにはアップカウント動作
   を行い、第２の論理レベルのときにはダウンカウント動
   作を行うアップダウンカウント手段と、 このアップダウンカウント手段のアップカウント動作中
   にそのカウント値が所定値に一致したことを検出して検
   出信号を出力する第１のカウント値検出手段と、 前記アップダウンカウント手段のダウンカウント動作中
   にそのカウント値が所定値に一致したことを検出して検
   出信号を出力する第２のカウント値検出手段と、 前記第１のカウント値検出手段からの検出信号で“Ｈ”
   レベルにセットされ、前記第２のカウント値検出手段か
   らの検出信号で“Ｌ”レベルにリセットされるＲＳ−フ
   リップフロップと、 このＲＳ−フリップフロップの出力信号と前記入力信号
   と後述するノイズマスク手段の出力信号との論理積をと
   るＡＮＤゲート回路と、 このＡＮＤゲート回路の出力信号を反転するＮＯＴゲー
   ト回路と、 このＮＯＴゲート回路の出力信号の立ち上がりタイミン
   グで“Ｈ”レベルにセットされ、後述する第３のカウン
   ト値検出手段の出力信号で“Ｌ”レベルにリセットされ
   るＤ−フリップフロップと、 このＤ−フリップフロップの出力信号が“Ｈ”レベルの
   ときにアップカウント動作を行い、“Ｌ”レベルのとき
   にカウンタの内容がリセットされるアップカウント手段
   と、 このアップカウント手段のカウント値が予め定めた所定
   値に一致したときにＤ−フリップフロップにパルスを出
   力する第３のカウント値検出手段と、 前記Ｄ−フリップフロップの出力信号を反転して前記Ａ
   ＮＤゲート回路に出力するＮＯＴゲート回路と、 を具備したことを特徴とするノイズ除去回路。
5. 【請求項５】 入力信号の論理レベルによりアップ及び
   ダウンのカウント方向を切り換えてアップダウンカウン
   トを行うアップダウンカウント手段と、 前記アップダウンカウント手段のカウンタの内容から前
   記入力信号の到来を検知する検知手段と、 この検知手段の出力信号と前記入力信号との論理積をと
   る論理積演算手段とを具備し、 前記入力信号の立ち下がりエッジの情報がこの論理積演
   算手段の出力信号の立ち下がりエッジに保存されること
   を特徴とするノイズ除去回路。
6. 【請求項６】 入力信号の論理レベルに応じ、この入力
   信号が第１の論理レベルのときにはアップカウント動作
   を行い、第２の論理レベルのときにはダウンカウント動
   作を行うアップダウンカウント手段と、 このアップダウンカウント手段のアップカウント動作中
   にそのカウント値が所定値に一致したことを検出して検
   出信号を出力する第１のカウント値検出手段と、 前記アップダウンカウント手段のダウンカウント動作中
   にそのカウント値が所定値に一致したことを検出して検
   出信号を出力する第２のカウント値検出手段と、 前記第１のカウント値検出手段からの検出信号で“Ｈ”
   レベルにセットされ、前記第２のカウント値検出手段か
   らの検出信号で“Ｌ”レベルにリセットされるフリップ
   フロップと、 このフリップフロップの出力信号と前記入力信号と後述
   するノイズマスク手段の出力信号との論理積をとるＡＮ
   Ｄゲート回路と、 このＡＮＤゲート回路の出力信号が立ち下がるまでは
   “Ｈ”レベルの信号を出力し、この出力信号の立ち下が
   りタイミングで“Ｌ”レベルの信号を出力し、所定の期
   間後に“Ｈ”レベルの信号を出力するノイズマスク手段
   と、 を具備したノイズ除去回路を有することを特徴とする表
   示装置。