JPH04166776A - 大規模集積回路装置 - Google Patents
大規模集積回路装置Info
- Publication number
- JPH04166776A JPH04166776A JP2291743A JP29174390A JPH04166776A JP H04166776 A JPH04166776 A JP H04166776A JP 2291743 A JP2291743 A JP 2291743A JP 29174390 A JP29174390 A JP 29174390A JP H04166776 A JPH04166776 A JP H04166776A
- Authority
- JP
- Japan
- Prior art keywords
- mega
- test
- macrocell
- integrated circuit
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はＡＳＩＣ開発に用いられたメガマクロセルの機
能を容易にテストすることのできる大規模集積回路装置
に関する。
能を容易にテストすることのできる大規模集積回路装置
に関する。
（従来の技術）
近時、汎用ＬＳＩ相当の機能を有する大規模回路ブロッ
クであるメガマクロセルをＡＳＩＣ開発に多く用いるよ
うになってきた。この種のメガマクロセルは、ＬＳＩの
大規模集積化に伴って益々困難となりつつある、短期間
での開発要求やシステム設計の容易化についての要求を
満たす上で大きな役割を果たしている。
クであるメガマクロセルをＡＳＩＣ開発に多く用いるよ
うになってきた。この種のメガマクロセルは、ＬＳＩの
大規模集積化に伴って益々困難となりつつある、短期間
での開発要求やシステム設計の容易化についての要求を
満たす上で大きな役割を果たしている。
さてメガマクロセルを用いて開発されたＡＳＩＣ製造テ
ストは、一般的にはメガマクロセルがなす大規模回路ブ
ロック毎に、そのメガマクロセルの機能を保証するテス
トパターンを上記大規模回路ブロックに印加し、その出
力を比較して行われる。つまり各ブロックのメガマクロ
セルの機能をそれぞれ保証する為のテストパターンを予
め準備しておき、これらのテストパターンを該当メガマ
クロセル（大規模回路ブロック）に外部入力し、その出
力をモニタすることで上記メガマクロセルの機能テスト
が実行される。
ストは、一般的にはメガマクロセルがなす大規模回路ブ
ロック毎に、そのメガマクロセルの機能を保証するテス
トパターンを上記大規模回路ブロックに印加し、その出
力を比較して行われる。つまり各ブロックのメガマクロ
セルの機能をそれぞれ保証する為のテストパターンを予
め準備しておき、これらのテストパターンを該当メガマ
クロセル（大規模回路ブロック）に外部入力し、その出
力をモニタすることで上記メガマクロセルの機能テスト
が実行される。
さてメガマクロセルを用いて構成されるゲートセルは、
基本的にはそのＩ／Ｏ端子から回路機能を捉えた場合、
第２図（ａ） （ｂ）に示すように汎用ＬＳＩと等価で
ある。
基本的にはそのＩ／Ｏ端子から回路機能を捉えた場合、
第２図（ａ） （ｂ）に示すように汎用ＬＳＩと等価で
ある。
ところがメガマクロセル自体は、汎用ＬＳＩと等価な機
能を果たすゲートアレイ全体におけるＩ／Ｏバッファを
除いた内部セル部分として定義される。このメガマクロ
セルの入出力端子と、汎用ＬＳＩ（ゲートアレイ）のＩ
／Ｏ端子とを比較してみると、第２図（ｂ）に示すよう
に内部セルにて構成されるメガマクロセルの入出力端子
は、汎用ＬＳＩ（ゲートアレイ）における双方向Ｉ／Ｏ
端子Ｃを入力端子Ｃ１，出力端子ＣＯ２出力バッファ・
イネーブル端子ＣＯＥの３つに分解したものとして捉え
ることができる。
能を果たすゲートアレイ全体におけるＩ／Ｏバッファを
除いた内部セル部分として定義される。このメガマクロ
セルの入出力端子と、汎用ＬＳＩ（ゲートアレイ）のＩ
／Ｏ端子とを比較してみると、第２図（ｂ）に示すよう
に内部セルにて構成されるメガマクロセルの入出力端子
は、汎用ＬＳＩ（ゲートアレイ）における双方向Ｉ／Ｏ
端子Ｃを入力端子Ｃ１，出力端子ＣＯ２出力バッファ・
イネーブル端子ＣＯＥの３つに分解したものとして捉え
ることができる。
従ってメガマクロセルを用いて開発されたＡＳＩＣ（大
規模集積回路装置）の、内部セルを構成するメガマクロ
セル自体の機能をテストするには、例えば第３図に示す
ようにメガマクロセルの入出力端子（入力端子ＣＩ、出
力端子ＣＯ，出力バッファ・イネーブル端子ＣＯＥ ）
にそれぞれ対応するＩ／Ｏ端子を、前記ＡＳＩＣ（大規
模集積回路装置）のＩ／Ｏ端子とは別個に設け、これら
のテスト用のＩ／Ｏ端子を通じて前記メガマクロセルに
テストパターンを入力してその機能をテストすることが
必要となる。しかもこの場合、上記テスト用の１／Ｏ端
子（メガマクロセルの入出力端子）の構成に従ったメガ
マクロセル独自のテストパターンを準備することが必要
となる。
規模集積回路装置）の、内部セルを構成するメガマクロ
セル自体の機能をテストするには、例えば第３図に示す
ようにメガマクロセルの入出力端子（入力端子ＣＩ、出
力端子ＣＯ，出力バッファ・イネーブル端子ＣＯＥ ）
にそれぞれ対応するＩ／Ｏ端子を、前記ＡＳＩＣ（大規
模集積回路装置）のＩ／Ｏ端子とは別個に設け、これら
のテスト用のＩ／Ｏ端子を通じて前記メガマクロセルに
テストパターンを入力してその機能をテストすることが
必要となる。しかもこの場合、上記テスト用の１／Ｏ端
子（メガマクロセルの入出力端子）の構成に従ったメガ
マクロセル独自のテストパターンを準備することが必要
となる。
尚、第３図においてｌは内部セルを構成するメガマクロ
セルであり、２．３，４，５．６は外部との信号の入出
力を行う為のＩ／Ｏバッファ、そして７．８はメガマク
ロセル１に対する入力を切り替える為のマルチプレクサ
である。また※印は開発されたＡＳＩＣ（大規模集積回
路装置）における他の回路ブロックに接続される信号ラ
インを示している。
セルであり、２．３，４，５．６は外部との信号の入出
力を行う為のＩ／Ｏバッファ、そして７．８はメガマク
ロセル１に対する入力を切り替える為のマルチプレクサ
である。また※印は開発されたＡＳＩＣ（大規模集積回
路装置）における他の回路ブロックに接続される信号ラ
インを示している。
しかしこのようにしてメガマクロセルの入出力端子の構
成に応じたテスト用のＩ／Ｏ端子を設け、しかもその端
子構成に応じたテストパターンを準備することは非常に
大変なことである。しかも汎用ＬＳＩと等価な機能を果
たすゲートアレイに備えられる双方向Ｉ／Ｏ端子を介す
ることなしにメガマクロセルの機能テストを行うので、
例えば実際にゲートアレイの双方向Ｉ／Ｏ端子を介する
信号の入出力を行った場合のＡＣ特性がどのようになる
かを、別途チエツクすることが必要となり、そのチエツ
ク項目が増えると云う問題がある。
成に応じたテスト用のＩ／Ｏ端子を設け、しかもその端
子構成に応じたテストパターンを準備することは非常に
大変なことである。しかも汎用ＬＳＩと等価な機能を果
たすゲートアレイに備えられる双方向Ｉ／Ｏ端子を介す
ることなしにメガマクロセルの機能テストを行うので、
例えば実際にゲートアレイの双方向Ｉ／Ｏ端子を介する
信号の入出力を行った場合のＡＣ特性がどのようになる
かを、別途チエツクすることが必要となり、そのチエツ
ク項目が増えると云う問題がある。
（発明が解決しようとする課題）
このように従来では、汎用ＬＳＩ相当の機能を有する大
規模回路ブロックであるメガマクロセルを用いてＡＳＩ
Ｃ開発された大規模集積回路（ゲートアレイ）における
個々のメガマクロセルの機能を、そのセルブロック毎に
テストするには、個々のメガマクロセルの入出力端子の
構造に応じたテストパターンを準備する必要がある等の
不具合があった。
規模回路ブロックであるメガマクロセルを用いてＡＳＩ
Ｃ開発された大規模集積回路（ゲートアレイ）における
個々のメガマクロセルの機能を、そのセルブロック毎に
テストするには、個々のメガマクロセルの入出力端子の
構造に応じたテストパターンを準備する必要がある等の
不具合があった。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、大規模集積回路（ゲートアレイ
）における個々のメガマクロセルの機能を、汎用ＬＳＩ
の信頼性の高いテストパターンを用いて簡易に、且つ効
率的にテストすることのできる実用性の高い大規模集積
回路装置を提供することにある。
の目的とするところは、大規模集積回路（ゲートアレイ
）における個々のメガマクロセルの機能を、汎用ＬＳＩ
の信頼性の高いテストパターンを用いて簡易に、且つ効
率的にテストすることのできる実用性の高い大規模集積
回路装置を提供することにある。
［発明の構成］
（課題を解決するための手段）
本発明に係る大規模集積回路装置は、内部セルで構成さ
れたメガマクロセルの信号入出力端子を、ゲートアレイ
の外部との間で信号の入出力を担う双方向Ｉ／Ｏバッフ
ァに選択的に接続するマルチプレクサをテスト回路とし
て設け、上記双方向Ｉ／Ｏバッファを介して前記メガマ
クロセルに汎用ＬＳＩで用いられている信頼性の高いテ
ストパターンを印加し得るようにしたことを特徴とする
ものである。
れたメガマクロセルの信号入出力端子を、ゲートアレイ
の外部との間で信号の入出力を担う双方向Ｉ／Ｏバッフ
ァに選択的に接続するマルチプレクサをテスト回路とし
て設け、上記双方向Ｉ／Ｏバッファを介して前記メガマ
クロセルに汎用ＬＳＩで用いられている信頼性の高いテ
ストパターンを印加し得るようにしたことを特徴とする
ものである。
（作 用）
このように構成された本発明によれば、大規模集積回路
装置であるゲートアレイのＩ／Ｏ端子をそのまま用いて
、機能的には等価である汎用ＬＳＩの実績のある信頼性
の高いテストパターンをそのまま用いて、内部セルを構
成するメガマクロセルの機能をテストすることができる
。この結果、従来のようにテスト専用のＩ／Ｏ端子を設
けたり、目がマクロセルの端子構造に応じたテストパタ
ーンをわざわざ設計する等の煩わしさがなくなる等の効
果が得られ、メガマクロセルの機能を効率的に、且つ信
頼性良くテストすることが可能となる。
装置であるゲートアレイのＩ／Ｏ端子をそのまま用いて
、機能的には等価である汎用ＬＳＩの実績のある信頼性
の高いテストパターンをそのまま用いて、内部セルを構
成するメガマクロセルの機能をテストすることができる
。この結果、従来のようにテスト専用のＩ／Ｏ端子を設
けたり、目がマクロセルの端子構造に応じたテストパタ
ーンをわざわざ設計する等の煩わしさがなくなる等の効
果が得られ、メガマクロセルの機能を効率的に、且つ信
頼性良くテストすることが可能となる。
（実施例）
以下、図面を参照して本発明に係る大規模集積回路装置
の一実施例について説明する。
の一実施例について説明する。
第１図は実施例装置の概略構成図で、１１は内部セルを
構成するメガマクロセルである。このメガマクロセル１
１は、■／Ｏバッファ１２．１３ 、双方向Ｉ／Ｏバッ
ファ１４を備えて汎用ＬＳＩと機能的に等価なゲートア
レイを構成する。
構成するメガマクロセルである。このメガマクロセル１
１は、■／Ｏバッファ１２．１３ 、双方向Ｉ／Ｏバッ
ファ１４を備えて汎用ＬＳＩと機能的に等価なゲートア
レイを構成する。
この実施例装置が特徴とするところは、前記メガマクロ
セル１１の入出力端子を、その機能テスト時に前記Ｉ／
Ｏバッファ１２．１３ 、双方向Ｉ／Ｏバッファ１４に
それぞれ選択的に接続するマルチプレクサ１５，１６，
１７．１８．１９をテスト回路として設けた点にある。
セル１１の入出力端子を、その機能テスト時に前記Ｉ／
Ｏバッファ１２．１３ 、双方向Ｉ／Ｏバッファ１４に
それぞれ選択的に接続するマルチプレクサ１５，１６，
１７．１８．１９をテスト回路として設けた点にある。
そして前記メガマクロセル１１の機能テスト時には、上
記各マルチプレクサ１５．１８．１７．１８．１９を切
り替え制御することでメガマクロセル１１の入出力端子
を前記Ｉ／Ｏバッファ１２．１３ 、双方向Ｉ／Ｏバッ
ファ１４を介して大規模集積回路装置のＩ／Ｏ端子にそ
れぞれ接続するようにした点にある。
記各マルチプレクサ１５．１８．１７．１８．１９を切
り替え制御することでメガマクロセル１１の入出力端子
を前記Ｉ／Ｏバッファ１２．１３ 、双方向Ｉ／Ｏバッ
ファ１４を介して大規模集積回路装置のＩ／Ｏ端子にそ
れぞれ接続するようにした点にある。
尚、第１図において、秦印は開発されたＡＳＩＣ（大規
模集積回路装置）における他の回路ブロックに接続され
る信号ラインを示している。
模集積回路装置）における他の回路ブロックに接続され
る信号ラインを示している。
つまりこの実施例装置は、マルチプレクサを用いて構成
されるテスト回路により、メガマクロセル１１の入出力
端子を双方向１／Ｏバツフア１４を含むそれぞれのＩ／
Ｏバッファを介して大規模集積回路装置のＩ／Ｏ端子に
それぞれ接続し、これらのＩ／Ｏ端子を介してメガマク
ロセル１１にテストパターンを入力してその機能テスト
を行い得るようにしたことを特徴としている。
されるテスト回路により、メガマクロセル１１の入出力
端子を双方向１／Ｏバツフア１４を含むそれぞれのＩ／
Ｏバッファを介して大規模集積回路装置のＩ／Ｏ端子に
それぞれ接続し、これらのＩ／Ｏ端子を介してメガマク
ロセル１１にテストパターンを入力してその機能テスト
を行い得るようにしたことを特徴としている。
更に詳しく述べれば、本来、汎用ＬＳＩでは双方向Ｉ／
Ｏ端子として実現されるメガマクロセルのデータ入力端
子、データ出力端子、データ出力イネーブル端子を、双
方向Ｉ／Ｏバッファ１４の対応する信号端子にそれぞれ
接続することにより、Ｉ／Ｏバッファ１４を介して汎用
ＬＳＩの機能テストを行う為のテストパターンをそのま
ま入力し得るようにしたことを特徴としている。
Ｏ端子として実現されるメガマクロセルのデータ入力端
子、データ出力端子、データ出力イネーブル端子を、双
方向Ｉ／Ｏバッファ１４の対応する信号端子にそれぞれ
接続することにより、Ｉ／Ｏバッファ１４を介して汎用
ＬＳＩの機能テストを行う為のテストパターンをそのま
ま入力し得るようにしたことを特徴としている。
このように構成された実施例装置によれば、メガマクロ
セル１１の機能をテストする場合、集積回路装置（ＬＳ
Ｉ）が持つＩ／Ｏ端子をそのまま利用して、上記メガマ
クロセル１１に対してテストパターンを印加し、その出
力をモニタすることが可能となる。つまりメガマクロセ
ル１１の、内部的に接続されている入出力端子を、テス
ト時にはマルチプレクサ１５．〜１９を介して集積回路
装置（ＬＳＩ）のＩ／Ｏ端子に接続するので、上記入出
力端子に現れる信号をＩ／Ｏ端子にそのまま出力するこ
とが可能となる。
セル１１の機能をテストする場合、集積回路装置（ＬＳ
Ｉ）が持つＩ／Ｏ端子をそのまま利用して、上記メガマ
クロセル１１に対してテストパターンを印加し、その出
力をモニタすることが可能となる。つまりメガマクロセ
ル１１の、内部的に接続されている入出力端子を、テス
ト時にはマルチプレクサ１５．〜１９を介して集積回路
装置（ＬＳＩ）のＩ／Ｏ端子に接続するので、上記入出
力端子に現れる信号をＩ／Ｏ端子にそのまま出力するこ
とが可能となる。
また集積回路装置（ＬＳＩ）のＩ／Ｏ端子を介してメガ
マクロ竺ル１１に対する信号の人出方を行い、そのＩ／
Ｏ端子の構成が汎用ＬＳＩのＩ／Ｏ端子の構成と等価と
なるので、汎用ＬＳＩの機能テストに用いられている種
々の信頼性の高いテストパターンをそのまま用いてメガ
マクロセルｌｌの機能テストを行うことが可能となる。
マクロ竺ル１１に対する信号の人出方を行い、そのＩ／
Ｏ端子の構成が汎用ＬＳＩのＩ／Ｏ端子の構成と等価と
なるので、汎用ＬＳＩの機能テストに用いられている種
々の信頼性の高いテストパターンをそのまま用いてメガ
マクロセルｌｌの機能テストを行うことが可能となる。
従って従来のようにメガマクロセル１１の入出力端子の
構成に応じたテストパターンを新たに開発する必要がな
くなり、既存の信頼性の高いテストパターンをそのまま
用いてメガマクロセル１１の機能テストを効率的に行う
ことが可能となる。
構成に応じたテストパターンを新たに開発する必要がな
くなり、既存の信頼性の高いテストパターンをそのまま
用いてメガマクロセル１１の機能テストを効率的に行う
ことが可能となる。
このように本発明によれば、汎用ＬＳＩと機能的には等
価な機能ブロックとしてＡＳＩＣ開発されたゲートアレ
イの、内部セルを構成するメガマクロセル１１の機能を
、汎用ＬＳＩと等価な端子構成を持つゲートアレイのＩ
／Ｏ端子を介して、しかも汎用ＬＳＩにおいて実績のあ
る信頼性の高いテストパターンを用いて効率よくテスト
することができる。しかもメガマクロセル１１の入出力
端子を、その機能テスト時にマルチプレクサを介してゲ
ートアレイの双方向Ｉ／Ｏ端子を含む外部接続端子に接
続するだけで、その効果的な機能テストを可能ならしめ
る等の効果を奏する。
価な機能ブロックとしてＡＳＩＣ開発されたゲートアレ
イの、内部セルを構成するメガマクロセル１１の機能を
、汎用ＬＳＩと等価な端子構成を持つゲートアレイのＩ
／Ｏ端子を介して、しかも汎用ＬＳＩにおいて実績のあ
る信頼性の高いテストパターンを用いて効率よくテスト
することができる。しかもメガマクロセル１１の入出力
端子を、その機能テスト時にマルチプレクサを介してゲ
ートアレイの双方向Ｉ／Ｏ端子を含む外部接続端子に接
続するだけで、その効果的な機能テストを可能ならしめ
る等の効果を奏する。
尚、本発明は上述した実施例に限定されるものではない
。例えばここではＡＳＩＣ開発において多く用いられる
メガマクロセルを例に説明したが、スタンダードセルを
用いて内部セルを構成する場合にも本発明の技術を同様
に適用することができる。またここでは、ゲートアレイ
の１つの双方向Ｉ／Ｏ端子だけがメガマクロセル１１の
データ入力端子、データ出力端子、データ出力イネーブ
ル端子に分解されている例について示したが、同様にし
てゲートアレイの双方向Ｉ／Ｏ端子がメガマクロセルの
複数の入出力端子に分解されている場合には、それらの
複数の入出力端子をゲートアレイの対応する双方向Ｉ／
Ｏ端子に接続するようにテスト回路を設けるようにすれ
ば良い。その他、本発明はその要旨を逸脱しない範囲で
種々変形して実施することができる。
。例えばここではＡＳＩＣ開発において多く用いられる
メガマクロセルを例に説明したが、スタンダードセルを
用いて内部セルを構成する場合にも本発明の技術を同様
に適用することができる。またここでは、ゲートアレイ
の１つの双方向Ｉ／Ｏ端子だけがメガマクロセル１１の
データ入力端子、データ出力端子、データ出力イネーブ
ル端子に分解されている例について示したが、同様にし
てゲートアレイの双方向Ｉ／Ｏ端子がメガマクロセルの
複数の入出力端子に分解されている場合には、それらの
複数の入出力端子をゲートアレイの対応する双方向Ｉ／
Ｏ端子に接続するようにテスト回路を設けるようにすれ
ば良い。その他、本発明はその要旨を逸脱しない範囲で
種々変形して実施することができる。
［発明の効果］
以上説明したように本発明によれば、内部セルを構成す
るメガマクロセルの機能を、汎用ＬＳＩの信頼性の高い
テストパターンをそのまま用いてテストすることが可能
となり、そのテストを非常に簡易に、しかも信頼性良く
効率的に行い得る等の実用上多大なる効果が奏せられる
。
るメガマクロセルの機能を、汎用ＬＳＩの信頼性の高い
テストパターンをそのまま用いてテストすることが可能
となり、そのテストを非常に簡易に、しかも信頼性良く
効率的に行い得る等の実用上多大なる効果が奏せられる
。
第１図は本発明の一実施例に係る大規模集積回路装置の
概略的な構成例を示す図、第２図は汎用ＬＳＩとメガマ
クロセルを用いて構築されるゲートアレイとの関係を模
式的に示す図、第３図は従来のメガマクロセルの機能テ
ストを実現する為の構成例を示す図である。 １１・・・メガマクロセル、１２，１３．１４・・・Ｉ
／Ｏバッファ、１５，１８．１７，１８．１９・・・マ
ルチプレクサ（テスト回路）。 出願人代理人 弁理士 鈴江武彦
概略的な構成例を示す図、第２図は汎用ＬＳＩとメガマ
クロセルを用いて構築されるゲートアレイとの関係を模
式的に示す図、第３図は従来のメガマクロセルの機能テ
ストを実現する為の構成例を示す図である。 １１・・・メガマクロセル、１２，１３．１４・・・Ｉ
／Ｏバッファ、１５，１８．１７，１８．１９・・・マ
ルチプレクサ（テスト回路）。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 内部セルで構成されたメガマクロセルの信号入出力端子
を、外部との間で信号の入出力を担う双方向Ｉ／Ｏバッ
ファに選択的に接続するマルチプレクサを設け、上記双
方向Ｉ／Ｏバッファを介して前記メガマクロセルにテス
トパターンを印加し得るようにしたことを特徴とする大
規模集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291743A JPH04166776A (ja) | 1990-10-31 | 1990-10-31 | 大規模集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291743A JPH04166776A (ja) | 1990-10-31 | 1990-10-31 | 大規模集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04166776A true JPH04166776A (ja) | 1992-06-12 |
Family
ID=17772833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2291743A Pending JPH04166776A (ja) | 1990-10-31 | 1990-10-31 | 大規模集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04166776A (ja) |
-
1990
- 1990-10-31 JP JP2291743A patent/JPH04166776A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040017219A1 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| JPH1073641A5 (ja) | ||
| JP2003332443A (ja) | 半導体集積回路とその設計支援装置およびテスト方法 | |
| EP0341616A3 (en) | Architecture and device for testable mixed analog and digital vlsi circuits | |
| JPH09282195A (ja) | 集積回路テスト装置および方法 | |
| JPH05281308A (ja) | 論理集積回路 | |
| JPH04166776A (ja) | 大規模集積回路装置 | |
| US7089471B2 (en) | Scan testing mode control of gated clock signals for flip-flops | |
| CA2079696C (en) | Semiconductor integrated circuit device with fault detecting function | |
| US6721913B1 (en) | Method and apparatus for testing an interface between separate hardware components | |
| JPH02112777A (ja) | 半導体集積回路 | |
| JPH04166777A (ja) | 大規模集積回路装置 | |
| JPS63255672A (ja) | 回路ブロツクテスト回路 | |
| JPH02118476A (ja) | 半導体集積回路装置 | |
| JPH03108676A (ja) | 集積回路の遅延時間測定方法 | |
| KR20040001334A (ko) | 스캔 플립플롭을 구비한 반도체 집적 회로 | |
| JPS5868156A (ja) | 集積回路 | |
| JPH0640122B2 (ja) | 半導体集積回路 | |
| JPH043642A (ja) | ボタン電話装置 | |
| JPH01287488A (ja) | 検査回路付半導体集積回路 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPH026772A (ja) | 集積回路 | |
| JPH0247574A (ja) | 半導体集積回路装置及びその動作テスト方法 | |
| JPS61100842A (ja) | スキヤン回路 | |
| JPH02171667A (ja) | テスト回路 |