JPH04167524A - 半導体装置のビアホール形成方法 - Google Patents

半導体装置のビアホール形成方法

Info

Publication number
JPH04167524A
JPH04167524A JP29499790A JP29499790A JPH04167524A JP H04167524 A JPH04167524 A JP H04167524A JP 29499790 A JP29499790 A JP 29499790A JP 29499790 A JP29499790 A JP 29499790A JP H04167524 A JPH04167524 A JP H04167524A
Authority
JP
Japan
Prior art keywords
etching
tetrafluoromethane
via hole
mixing ratio
trifluoromethane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29499790A
Other languages
English (en)
Inventor
Kenji Akimoto
健司 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29499790A priority Critical patent/JPH04167524A/ja
Publication of JPH04167524A publication Critical patent/JPH04167524A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、半導体装置のビアホール形成方法に関し、特
にテーパー形状のビアホールを形成する方法に関する。
[従来の技術] 半導体装置のビアホール形成工程において、眉間膜30
2のビアホール302aの形成は、第3図(a)、(b
)、(c)に示したように、基板301上の層間膜30
2にリソグラフィ工程によりえられたレジスト303を
形成し、レジスト302をマスクとし、反応性ガスにフ
ッ素系ガスを用いた反応性イオンエツチング(以後RI
Eと称する)により行われている。
上記工程では、垂直の側壁角度を有したビアホール30
2aが得られる。このビアホール開口後、スパッタ法を
用いた、配線形成のアルミもしくはアルミ合金の成膜が
行われる。スパッタ法を用いた成膜では、段差部でのカ
バレージがアスペクト比に大きく依存し、微細ビアホー
ルにおいては、ビアホール302aの側壁形状が垂直形
状であると、スパッタアルミがビアホール内に成膜され
ず、配線の接触不良を発生する。この開運を解決するた
めに、等方性の湿式食刻と異方性の乾式食刻を組み合わ
せたビアホールの食刻方法が行われ、第4図(a)、(
b)、(c)に示したような上部が丸みを帯びた形状で
、且つ下部が垂直形状のビアホールが得られる。ビアホ
ール上部の開口系を、大きくすることにより、アスペク
ト比依存性を緩和している。
〔発明が解決しようとする課題〕
以上のように、スパッタ法を用いた成膜では、段差部で
のカバレージがアスペクト比に大きく依存し、微細ビア
ホールにおいては、ビアホールが垂直形状であると、ス
パッタアルミがビアホール内に成膜されず、配線の接触
不良を発生する。この問題を解決するために等方性の湿
式食刻と異方性の乾式食刻を組み合わせたビアホールの
食刻を行い、第4図に示したようなビアホールを得るこ
とができる。しかしながら、本方法を用いてもビアホー
ル径がサブミクロンになると、ビアホール上部の丸みを
帯びた部分と下部の垂直形状部分の接する部分でのカバ
レージ及び下部の垂直形状部分での成膜厚が減少し、配
線の接触不良を発生する。
本発明の目的は、任意のテーパ形状のビアホールを形成
できるようにした半導体装置のビアホール形成方法を提
供することにある。
〔課題を解決するための手段〕
前記目的を達成するため、本発明に係る半導体装置のビ
アホール形成方法においては、乾式食刻工程を有し、半
導体装置のビアホール形成を行う方法であって、 乾式食刻工程は、トリフロロメタンとテトラフロロメタ
ンの混合ガスを用い、トリフロロメタンとテトラフロロ
メタンのガス混合比を食刻の進行と共に連続に変化させ
る工程である。
また、前記乾式食刻工程は、磁場を印加し、活性種密度
を増加させたマグネトロン反応性イオンエツチング方式
もしくはエレクトロンサイクロトロンレゾナンスプラズ
マエツチング方式もしくはマイクロ波エツチング方式を
用いるものである。
〔作用] 酸化膜のドライエツチングは、反応ガスにテトラフロロ
メタン、トリフロロメタン等のフロンガスを用いた反応
性イオンエツチングにより行われる。このエツチングの
プラズマ中において、水素を添加することによりカーボ
ンを主成分とした重合膜の形成が促進されることが明ら
かとなっており、酸化膜ビアホール開口工程において、
上記の手法は下地シリコン基板との選択比を向上させる
目的に広く用いられている。トリフロロメタンは、その
構成原子に、水素を有しておりカーボン系の重合膜が形
成され易いガスである。
本発明では、この重合膜を積極的に用い、重合膜の形成
とエツチングの競合反応を利用することにより、テーパ
ー形状を有したビアホールを形成する。さらに反応ガス
としてトリフロロメタンとテトラフロロメタンを用い、
この混合比を連続に変化させることにより酸化膜ビアホ
ールのテーパー形状を任意の形状に制御す、るものであ
る。
これに加え、エツチング装置には、磁場を印加し、活性
種密度を増加させたマグネトロン反応性イオンエツチン
グ方式もしくはエレクトロンサイクロトロンレゾナンス
プラズマエツチング方式もしくはマイクロ波エツチング
方式を用いることにより、任意のテーパー形状のビアホ
ールを得る。
〔実施例1 次に、本発明について図面を参照し詳細に説明する。
(実施例1) 第1図(a)、(b)は、本発明に係る実施例1の概要
を説明するための説明図である。
実施例1は、第1図(b)に示すように、基板103の
層間膜l○2上にレジスト101を形成し、レジスト1
01をマスクとし、反応ガスにテトラフロロメタン、ト
リフロロメタンを用い、この混合比を連続的に変化させ
ることにより、第1図(b)に示したような酸化膜ビア
ホール102aの側壁が内方に突き出たテーパー形状に
制御するものである。
本実施例においては、マグネトロン反応性イオンエッチ
ング装置を用いた。13.56MHzの高周波を用い、
500Wの電力を投入し、磁界としては、ウェハ表面上
において200Gaussの磁場を印加した。テトラフ
ロロメタン、トリフロロメタンの総流量を50cc/分
とし、混合比を第1図(a)のように変化させた。エツ
チング開始時点では、テトラフロロメタンの混合比を1
00%(テトラフロロメタンとトリフロロメタンの総混
合比に対する流量比)とし、エツチングの進行と共に直
線的に減少させる。ビアホールエツチング終了直前には
、その混合比を10%まで減少させ、その後再び増加さ
せオーバーエツチング終了時には50%に増加させる。
エツチング開始時点では、テトラフロロメタンを100
%とするのは、エツチング初期において、重合膜の形成
を支配的にしテーパーエツチングを行う。エツチングの
進行と共にテトラフロロメタンの流量比を減少させるこ
とにより、垂直エツチングを実現させる。更に、シリコ
ン表面の露出するオーバーエツチング時間においては、
テトラフロロメタンの混合比を増加させることにより、
シリコンとの選択比を確保する。
上記エツチングを行うことにより、第1図(b)に見ら
れるようなビアホール形状が得られた。
(実施例2) 第2図(a)、(b)は、本発明に係る実施例2の概要
を説明するための説明図である。
実施例2は、反応ガスにテトラフロロメタン。
トリフロロメタンを用い、この混合比を連続的に変化さ
せることにより、第2図(b)に示したような酸化膜ビ
アホール102aの側壁が凹状としたテーパー形状に制
御するものである。
本実施例においては、マグネトロン反応性イオンエツチ
ング装置を用いた。13.56MHzの高周波を用い、
400Wの電力を投入し、磁界としては、ウェハ表面上
において100Gaussの磁場を印加した。テトラフ
ロロメタン、トリフロロメタンの総流量を50cc/分
とし、混合比を第2図(a)のように変化させた。エツ
チング開始時点では、テトラフロロメタンの混合比を0
%(テトラフロロメタンとトリフロロメタンの総混合比
に対する流量比)としトリフロロメタンのみでエツチン
グを行い、テトラフロロメタンの混合率をエツチングの
進行と共に直線的に増加させる。ビアホールエツチング
終了直前には、その混合比を100%まで増加させ、そ
の後再び増加させオーバーエツチング終了時には60%
に増加させる。
エツチング開始時点では、テトラフロロメタンを0%と
するのは、エツチング初期において、重合膜の形成を押
え垂直エツチングを行う。エツチングの進行と共にテト
ラフロロメタンの流量比を増加させることにより、テー
パーエツチングを実現させる。更に、シリコン表面の露
出するオーバーエツチング時間においては、テトラフロ
ロメタンの混合比を減少させることにより、重合膜形成
による汚染を抑制する。
上記エツチングを行うことにより、第2図(b)に見ら
れるようなビアホール形状が得られた。
[発明の効果] 以上説明したように本発明は、半導体装置のビアホール
形成において、重合膜の形成とエツチングの競合反応を
利用することにより、テーパー形状を有したビアホール
を形成することができる。
さらに反応ガスとしてトリフロロメタンとテトラフロロ
メタンを用い、この混合比を連続に変化させることによ
り、酸化膜ビアホールのテーパー形状を任意の形状に制
御することができる。また、これに加え、磁場を印加し
活性種密度を増加させたマグネトロン反応性イオンエツ
チング方式もしくはエレクトロンサイクロトロンレゾナ
ンスプラズマエツチング方式もしくはマイクロ波エツチ
ング方式を用いることにより、任意のテーパー形状のビ
アホールを得ることができる。
【図面の簡単な説明】
第1図は、本発明の実施例1の概念を示した図であり、
(a)は、トリフロロメタンとテトラフロロメタンとの
混合比の変化を示した図、(b)は、このエツチングに
より得られるビアホール形状を示す縦断面図、第2図は
、本発明の実施例2の概念を示した図であり、(a)は
、トリフロロメタンとテトラフロロメタンとの混合比の
変化を示した図、 (b)は、このエツチングにより得
られるビアホール形状を示す縦断面図、第3図(a)。 (b)、(C)は、従来例を工程順に示す断面図、第4
図(a)、(b)、、(c)は、従来例を工程順に示す
断面図である。

Claims (2)

    【特許請求の範囲】
  1. (1)乾式食刻工程を有し、半導体装置のビアホール形
    成を行う方法であって、 乾式食刻工程は、トリフロロメタンとテトラフロロメタ
    ンの混合ガスを用い、トリフロロメタンとテトラフロロ
    メタンのガス混合比を食刻の進行と共に連続に変化させ
    る工程であることを特徴とする半導体装置のビアホール
    形成方法。
  2. (2)前記乾式食刻工程は、磁場を印加し、活性種密度
    を増加させたマグネトロン反応性イオンエッチング方式
    もしくはエレクトロンサイクロトロンレゾナンスプラズ
    マエッチング方式もしくはマイクロ波エッチング方式を
    用いることを特徴とする請求項第(1)項記載の半導体
    装置のビアホール形成方法。
JP29499790A 1990-10-31 1990-10-31 半導体装置のビアホール形成方法 Pending JPH04167524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29499790A JPH04167524A (ja) 1990-10-31 1990-10-31 半導体装置のビアホール形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29499790A JPH04167524A (ja) 1990-10-31 1990-10-31 半導体装置のビアホール形成方法

Publications (1)

Publication Number Publication Date
JPH04167524A true JPH04167524A (ja) 1992-06-15

Family

ID=17815006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29499790A Pending JPH04167524A (ja) 1990-10-31 1990-10-31 半導体装置のビアホール形成方法

Country Status (1)

Country Link
JP (1) JPH04167524A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567270A (en) * 1995-10-16 1996-10-22 Winbond Electronics Corp. Process of forming contacts and vias having tapered sidewall
KR20000043225A (ko) * 1998-12-28 2000-07-15 김영환 반도체소자의 질화막 식각방법
KR100487415B1 (ko) * 2000-12-30 2005-05-03 주식회사 하이닉스반도체 반도체소자의 콘택홀 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567270A (en) * 1995-10-16 1996-10-22 Winbond Electronics Corp. Process of forming contacts and vias having tapered sidewall
KR20000043225A (ko) * 1998-12-28 2000-07-15 김영환 반도체소자의 질화막 식각방법
KR100487415B1 (ko) * 2000-12-30 2005-05-03 주식회사 하이닉스반도체 반도체소자의 콘택홀 형성방법

Similar Documents

Publication Publication Date Title
US6569774B1 (en) Method to eliminate striations and surface roughness caused by dry etch
US4522681A (en) Method for tapered dry etching
JPS6365625A (ja) エッチング方法
JPH10116823A (ja) メタルポリサイド構造体のエッチング方法
US7361607B2 (en) Method for multi-layer resist plasma etch
KR100528685B1 (ko) 시료의 표면 가공방법
JP2004505464A (ja) 半導体構造物から有機残留物を除去する方法
JP5248063B2 (ja) 半導体素子加工方法
US4678540A (en) Plasma etch process
US8143175B2 (en) Dry etching method
US5968278A (en) High aspect ratio contact
JP3353532B2 (ja) トレンチエッチング方法
JPH04167524A (ja) 半導体装置のビアホール形成方法
JPH0677177A (ja) ドライエッチング法及びドライエッチング装置
JP2757838B2 (ja) 半導体装置の製造方法
JPH02156529A (ja) 半導体ウェーハの酸化物層傾斜エッチング方法
JPH10144633A (ja) 半導体装置の製造方法
JPH01239932A (ja) ポリシリサイド構造ゲート積層膜のドライエッチング方法
JP3865323B2 (ja) エッチング方法及び半導体装置の製造方法
JPH03196623A (ja) ドライエッチング方法
JP4360065B2 (ja) プラズマ処理方法
JP2985841B2 (ja) 半導体装置の製造方法
JP3399494B2 (ja) WSiNの低ガス圧プラズマエッチング方法
JP4994161B2 (ja) メタルゲートのドライエッチング方法
JPH06120174A (ja) 半導体装置の製造方法