JPH04167874A - 同期分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、高精細度テとピ（ＨｉｇｈＤｉｆｉｎｉｔｉ
ｏｎ　　１’ｅｌｅｖｉｓｉｏｎ）いわゆる「ハイビジ
ョン」機器に用いられる同期分離回路に関する。

（ロ）従来の技術 ハイビジョン信号の同期信号については、例えば、日本
放送出版協会が昭和６３年１１月２５日に発行した「ハ
イビジョン技術」３９Ｐ〜４３Ｐに示される如き、３値
波形が用いられている。第６図及び第７図にこの３値波
形を示した。

（ハ）発明が解決しようとする課題 本発明は、簡単な構成で、３Ｖｉ波形の同期信号を分離
し、ＩＣ化に適した同期分離回路を提供するものである
。

（ニ）課題を解決するための手段 本発明は、ハイビジョン３値同期信号から負極性同期信
号（＋））を検出する検出手段（１２）と、この負極性
同期信号の立ち上がりを検出する立ち一ヒがり検出手段
（１６）と、 リセット時より、所定期間をカウントした後からカウン
ト出力信号（ｈ）を出力するカウンタ手段（３０）と、 前記立ち上がり検出手段（１６）がらの立ち上がり検出
信号（ｃ）が一方の入力端子に与えられ、他方の入力端
子に前記カウンタ出力信号が与えられ、出力が前記カウ
ンタ手段（３０）のりセント端子（３０ａ）に出力され
る第１ゲート手段（２８）と、前記カウンタ出力信号（
ｈ）により作成されたＨゲート信号（ｄ）で前記負極性
同期信号（ｂ）をゲートして水平同期信号（ｅ）を抜き
出す第２ゲート手段（２０）とを、備えることを特徴と
する。

又、本発明は、ハイビジョン３値同期信号がら負極性同
期信号（ｂ）を検出する検出手段（１２）と、この負極
性同期信号の立ち上がりを検出する立ち上がり検出手段
（１６）と、 リセット端子（４０ｂ）に前記立ち上がり検出信号（ｃ
）が印加され、イネーブル端子（４０ｂ）に前記負極性
同期信号（ｂ）が印加され、前記負極性同期信号（ｂ）
の負極期間が所定期間以上続くと出力信号（“ｉ）を出
力することにより、垂直同期信号期間に複数のパルス信
号（Ｐ１〜Ｐ１０）を出力するカウンタ手段（４０）と
、 このカウンタ手段（４０）からの出力のうち第１パルス
（Ｐ１）と第２パルス（Ｐ２）間を示すＶゲート信号（
ｆ）を作成する垂直同期基準位相区間抽出用のパルス作
成手段（４２）と、 このＶゲート信号（ｆ）で前記負極性同期信号（ｂ）を
ゲートして垂直同期信号（ｇ）を抜き出すゲート手段（
２４）とを、備えることを特徴とする。

（ホ）作用 本発明の、水平同期分離回路は、立ち上がり検出信号（
ｃ）が一方の入力端子に与えられ、他方の入力端子に前
記カウンタ出力信号が与えられ、出力が前記カウンタ手
段（３０）のリセット端子（３０ａ）に出力される第１
ゲート手段（２８）で、１規の水平同期周期でない信号
を除去している。

本発明の垂直同期分離回路は、負極性同期信号（ｂ）の
負極期間が所定期間以上続くと出力信号＝　　４　− （ｉ）を出力することにより、垂直同期信号期間に複数
のパルス信号（Ｐ１〜Ｐ１０）を出力し、この出力のう
ち第１パルス（Ｐ１）と第２パルス（Ｐ２）間を示すＶ
ゲート信号（ｆ）を作成する。

（へ）実施例 第１図〜第５図を参照しつつ、本発明の１実施例を説明
する。

第１図は本願の一実施例を示す図である。第２図はその
パルス作成回路４２を示す図である。第３図は第１図の
概略動作を説明するための波形図である。第４図は第１
図の水平同期分離を説明するために各部ａ−ｈの水平期
間７Ｈ−５６２Ｈ（５６９Ｈ−１１２５Ｈ）の信号波形
を示す図である。第５図は第１図の垂直同期分離を説明
するために各部ａ−ｊの水平期間ＩＨ〜５Ｈ（５６４−
Ｈ〜５６７Ｈ）の期間の信号波形を示す図である。

第１図を説明する。

１０はハイビジョン信号入力端子である。この入力端子
１０には第３図ａのハイビジョン用の３値波形の同期信
号又はこの同期信号を含む複合映像信号が入力される。

１２は負極性部分をしめす負極性同期信号を検出するコ
ンパレータであり、第３図すの信号を出力する。

１４はコンパレータ用の基準信号発生回路である。

Ｉ６は立ち上がり検出回路であり、第３図Ｃの信号を出
力する。

１８は水平同期用のゲート信号ｃｌ（Ｉ−１ゲ一ト信号
）を作成するＨゲート信号作成回路である。このＨゲー
ト信号作成回路１８は第３図ｇの水平同期に同期し、且
つ水平周期のゲート信号ｄを出力する。

２０はＡＮＤ回路で作成されたゲート回路であり、第３
図すの負極性同期信号より、第３図ｅの水平同期信号を
抜き出す。

２２は垂直同期用のゲート信号いｉケート信号）を作成
するＶゲート信号作成回路である。この■ゲート作成回
路２２は、第３図ｆの■ゲート信号ｆを出力する。

２４はＡＮＤ回路で作成されたゲート回路であり、第３
図すの負極性同期信号より、第３図ｇの垂直基準位相を
示す垂直同期信号を抜き出す。

２８はＮＡＮＤＡＮＤ回路されたゲート回路である。こ
のゲート回路２８は第３図ＣのＰＭパルスのみを通過さ
せる。

３０は非同期式カウンタである。３０ａはリセット端子
、３０ｂはイネーブル端子、３０ｃは１８．５６２５Ｍ
Ｈｚ（７４，２５ＭＨ２ｘｌ／４）のクロック入力端子
、３０ｄは５４４カウント出力である。このカウンタ３
０は、Ｎ　Ａ　Ｎ　Ｄ回路２８から端子３０ａに入力さ
れる負極性同期信号によりリセットされる。またこのカ
ウンタ３０は、５４４をカウントすると、端子３０ｄよ
リハイレベル信号りを出力するが、この信号りはインバ
ータ３２で反転されてイネーブル端子３０ｂに入力され
る。このイネーブル端子３０ｂはノ１イレベル信号が印
加されるとカウント動作を許容し、ローレベル信号が印
加されるとカウントを禁止しその時の状態を保持する。

よって、このカウンタ３０は、５４４をカウントすると
端子３０ｄの出力りがインバータ３２を介してイネーブ
ル端子３０ｂに印加されて、カウント動作を停止する。

また、このカウンタ出力が、ハイレベルになるため、Ａ
ＮＤ回路２８が導通して、次の立ち上がり信号Ｃの入力
時にカウンタ３０をリセットする。これにより、カウン
タ３０は再びカウント動作を開始する。尚、この回路で
は、カウント出力が５４４をカウントした時に出力され
るが、これは、第４図ｇに示されるように５３９〜５５
０の間の５４０〜５４９から適当な値を選べばよい。こ
のカウンタ３０の端子３０ｃからの出力りは、水平同期
信号の入力により、ハイレベルからローレベルに反転す
る。つまり、立ち下がりが水平同期信号の基準位相を示
している。

３４はパルス幅伸長回路である。この回路は入力パルス
の幅を約１３μ秒以内のパルス幅の信号ｄに変換する。

このパルス信号ｄをＨゲート信号ｄとして使用し、ゲー
ト回路２０で負極性同期信号すと論理積をとって、第４
図ｅの信号を出力する。この信号の立ち上がり位置が水
平同期信号の基準位相を表している。

３６．３８はインバータである。

４０はカウンタである。このカウンタ４０は、垂直同期
信号を検出するためのものであり、第３図ｉ第５図】の
信号ｌを検出する。つまりこのカウンタ４０は、インバ
ータ３８の出力ｂｂにより、信号すのローレベル期間カ
ウント動作を許容する。そして、このカウンタ４０は、
信号Ｃの反転信号により、リセットされる。つまり、こ
のカウンタ４０は、第５図ｉの如くローレベル期間が１
９２カウント期間以上続くとハイレベル信号を出力する
。この出力は第５図ｉ第３図ｉの如くなる。４０ｃは１
８．５６２５Ｍ　Ｈｚ（７４＝　２５Ｍ　Ｈｚ　Ｘ　１
／　４）のクロック入力端子、４０ｄは１９２カウント
出力である。

４２は垂直同期基準位相区間抽出用のパルス作成回路で
あり、第５図ｉのＰ１〜Ｐ２区間のパルス信号を出力す
る。

第２図はこのパルス作成回路４２である。４４．４６．
４８はＤフリップフロップである。５０．５２はアンド
回路である。５４は遅延信号作成用のモノマルチである
。このモノマルチ５４は信号が入力されてから所定期間
後にＤフリップフロップ４４．４６をすセットする。

この回路４２はリセットされると、Ｄフリップ７０ツブ
４４の出力はローレベル、Ｄフリップ７０ツブ４６の出
力はハイレベルなので、アンド回路５０の出力は、ロー
レベルである。次に、パルスＰ１が入力されると、Ｄフ
リップフロップ４４の出力はハイレベル、Ｄフリップフ
ロップ４６の出力はハイレベルなので、アンド回路５０
の出力ｊは、ハイベルである。

次に、パルスＰ２が入力されると、Ｄフリップ７０ッフ
４４の出力はハイレベル、Ｄフリシブフロップ４６の出
力はローレベルなので、アンド回路５０の出力Ｊは、ロ
ーレベルである。

次に、パルスＰ３〜ＰＩＯが入力されても、Ｄフリップ
７０ツブ４４の出力はハイレベル、Ｄフリップフロップ
４６の出力はローレベルのままなので、アンド回路５０
の出力ｊは、ローレベルである。

そして、パルスＰ１が入力されて、パルスＰＩＯが通過
する時間の後にモノマルチ５４により、Ｄフリップフロ
ップ４４．４６はリセットされる。

Ｄフリップフロップ４４の出力をＤフリップフロップ４
８のＤ入力に接続し、Ｄフリップフロップ４８のクロッ
ク入力として負極性信号の反転信号ｂｂが入力されてい
るので、ＡＮＤ回路５２の出力は第５図ｆの如くなり、
垂直基準位相位置を含むパルス信号ｆが抽出される。こ
の信号ｆと負極性同期信号すのＡＮＤをＡＮＤ回路２４
で取れば立ち上がり位置が垂直同期基準位相の垂直同期
信号（第５図ｇ）を分離することが出来る。

上記動作を、説明する。

まず水平同期分離について説明する。入力端子１０より
入力された複合同期信号または同期信号ａは、コンパレ
ータ１２で負極性同期信号すが取り出される。立ち上が
り検出回路１６は、この負極性同期信号ａの立ち上がり
部を検出する。この立ち上がり検出信号１６は、ＮＡＮ
Ｄ回路２８で、水平周期以下のノイズ及び等価パルス信
号は取り除かれて、カウンタ３０のリセット端子３０ａ
に入力される。リセット端子３０ａには、正規の水平同
期信号が入力されて、このカウンタ３０をリセットする
。

このリセットにより、カウンタ出力りは立ち下がる。そ
して、この信号りはパルス幅伸長回路３４で、伸長され
てＨゲート信号ｄとなり、ゲート回路２０に供給されて
、水平同期信号ｅを抜き出す。

次に垂直同期分離について説明する。コンパレータ１２
からの負極性同期信号すをインバータ３８で反転して、
カウンタ４０のイネーブル端子４０ａに入力する。カウ
ンタ４０はイネーブル端子４０ａにハイレベル信号が印
加された時にカウント動作を行う。第５図ｂｂに示すご
とく、へ区間は１８．５６２５ＭＨ２のクロックで１１
個、Ｂ区間は２２０個と決められているので、カウンタ
４０が１２個−２１９個間の任意の数をカウントした時
に、カウント出力が発生して、前記Ａ、Ｂ区間を区別し
ている。このカウンタ４０は１９２個カウントしたとき
にカウント出力を出力する。カウンタ４０のリセット端
子４０ｂには立ち上がり検出信号Ｃの反転信号が印加さ
れる。カウンタ４０゛は、第３図１．第５図１の如く垂
直同期信サメ間にＰ】〜ＰＩＯの１０個のパルス信号を
出力する。垂直同期基準位相区間抽出用のパルス作成回
路４２はＰ１〜Ｐ２区間を抽出しなＶゲート信号ｆを作
成する。この信号ｆと負極性同期信号すをＡＮＤ回路２
４に入力すれば出力ｇの立ち上がり位置が垂直同期基準
位相の垂直同期信号第５図ｇを分離することが出来る。

上記の如く、本実施例では、３値開期信号の負極信号を
抜きだし、水平同期信号の入力時がら、１８、５６２５
Ｍ　ＨＺのクロックで５４０〜５４９個の間の任意の数
をカウントする間、入力をマスクすることにより、垂直
同期期間に挿入された１／２水平周期の等価パルス信号
による誤動作を防止する。また、負極信号の負極部分が
、１８．５６２５Ｍ　Ｈ２のクロックで１２〜２１９個
の間の任意の数をカウントする間続くことを、カウンタ
（４０）により検出して、垂直同期信号を分離する。こ
の分離した同期信号は、１フレーム抜き取り回路や、Ｇ
ｅｎ−Ｌｏｃｋ回路に供給される。１フレーム抜き取り
回路は、連続する動画像の中から希望する１画面（１フ
レーム）を抜き取ることが、出来る。また、Ｇｅｎ−Ｌ
ｏｃｋ回路は他のシステムの同期信号に時間を揃えて映
像信号を発生させるものである。

（ト）発明の効果 上記の如く、本発明によれば、ハイビジョン用の３値波
形の同期信号を分離することができる。

【図面の簡単な説明】

第１図は本願の一実施例を示す図である。第２図はその
パルス作成回路４２を示す図である。第３図は第１図の
概略動作を説明するための波形図である。第４図は第１
図の水平同期分離を説明するための図である。第５図は
第１図の垂直同期分離を説明するための図である。 第６図及び第７図はハイビジョン用の３値波形の同期信
号を説明するための図である。 （ｂ）・・・・負極性同期信号、 （１２）・・・・Ｍ　山手段（コンパレータ）、（１６
）・・・・立ち−Ｆがり検出手段（立ち上がり検出回路
）、 （ｈ）・・・・カウンタ出力信号、 （３０）・・・・カウンタ手段（カウンタ）、（ｃ）・
・・・立ち上がり検出信号、 （３０ａ）・・・リセット端子、 （２８）・・・・第１ゲート手段（Ｎ’　Ａ　Ｎ　Ｄ回
路）、（ｄ）・・・・Ｈゲート信号、 （ｅ）・・・・水平同期信号、 （２０）・・・・第２ゲート手段（ゲート回路）、（４
０ａ）・・・リセット端子、 （４０ｂ）・・・イネーブル端子、 （１）・・・・出力信号、 （Ｐ１〜Ｐ１０）・複数のパルス信号、（４０）・・・
・カウンタ手段（カウンタ）、（Ｐ１）・・・第１パル
ス、 （Ｐ２）・・・第２パルス、 （ｆ）・・・・■ゲート信号、 （４２）・・・・垂直同期基準位相区間抽出用のパルス
作成手段（パルス作成回路）、 （ｇ）・・・・垂直同期信号 （２４）・・・・ゲート手段（ゲート回路）。 区 °呻 ふげｈ

Claims (2)

【特許請求の範囲】
1. （１）ハイビジョン３値同期信号から負極性同期信号（
   ｂ）を検出する検出手段（１２）と、この負極性同期信
   号の立ち上がりを検出する立ち上がり検出手段（１６）
   と、 リセット時より、所定期間をカウントした後からカウン
   タ出力信号（ｈ）を出力するカウンタ手段（３０）と、 前記立ち上がり検出手段（１６）からの立ち上がり検出
   信号（ｃ）が一方の入力端子に与えられ、他方の入力端
   子に前記カウンタ出力信号が与えられ、出力が前記カウ
   ンタ手段（３０）のリセット端子（３０ａ）に出力され
   る第１ゲート手段（２８）と、前記カウンタ出力信号（
   ｈ）により作成されたＨゲート信号（ｄ）で前記負極性
   同期信号（ｂ）をゲートして水平同期信号（ｅ）を抜き
   出す第２ゲート手段（２０）とを、 備えることを特徴とする水平同期分離回路。
2. （２）ハイビジョン３値同期信号から負極性同期信号（
   ｂ）を検出する検出手段（１２）と、この負極性同期信
   号の立ち上がりを検出する立ち上がり検出手段（１６）
   と、 リセット端子（４０ｂ）に前記立ち上がり検出信号（ｃ
   ）が印加され、イネーブル端子（４０ｂ）に前記負極性
   同期信号（ｂ）が印加され、前記負極性同期信号（ｂ）
   の負極期間が所定期間以上続くと出力信号（ｉ）を出力
   することにより、垂直同期信号期間に複数のパルス信号
   （Ｐ１〜Ｐ１０）を出力するカウンタ手段（４０）と、 このカウンタ手段（４０）からの出力のうち第１パルス
   （Ｐ１）と第２パルス（Ｐ２）間を示すＶゲート信号（
   ｆ）を作成する垂直同期基準位相区間抽出用のパルス作
   成手段（４２）と、 このＶゲート信号（ｆ）で前記負極性同期信号（ｂ）を
   ゲートして垂直同期信号（ｇ）を抜き出すゲート手段（
   ２４）とを、 備えることを特徴とする垂直同期分離回路。