JPH04168547A - メモリエラーチェック方式 - Google Patents
メモリエラーチェック方式Info
- Publication number
- JPH04168547A JPH04168547A JP2295865A JP29586590A JPH04168547A JP H04168547 A JPH04168547 A JP H04168547A JP 2295865 A JP2295865 A JP 2295865A JP 29586590 A JP29586590 A JP 29586590A JP H04168547 A JPH04168547 A JP H04168547A
- Authority
- JP
- Japan
- Prior art keywords
- error
- initialization
- memory array
- inz
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 27
- 230000002401 inhibitory effect Effects 0.000 abstract description 8
- 230000001629 suppression Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特にメモリ装置の初期化
前のエラー検出の抑止方法に関する。
前のエラー検出の抑止方法に関する。
従来のメモリエラーチェック方式は、第２図に示すよう
にデータビットとエラー情報ビットを記憶するメモリア
レイを有しており、このメモリアレイ１はリードライト
手段（以後Ｒ／Ｗ手段と略す）２により書き込み読みだ
しの制御が行われる。エラー情報ビットはデータビット
の書き込みの際にエラー検出情報発生手段５によりデー
タビットから発生される。メモリアレイのエラーを検出
するエラー検出手段４はＲ／Ｗ手段２によりメモリアレ
イ１の読み出しが行われたときに内容のチエツクを行い
エラーがあったかどうかを判定する。
にデータビットとエラー情報ビットを記憶するメモリア
レイを有しており、このメモリアレイ１はリードライト
手段（以後Ｒ／Ｗ手段と略す）２により書き込み読みだ
しの制御が行われる。エラー情報ビットはデータビット
の書き込みの際にエラー検出情報発生手段５によりデー
タビットから発生される。メモリアレイのエラーを検出
するエラー検出手段４はＲ／Ｗ手段２によりメモリアレ
イ１の読み出しが行われたときに内容のチエツクを行い
エラーがあったかどうかを判定する。
通常メモリアレイはＲＡＭで構成されているため装置の
電源投入後のまだ一度も書き込みの行われていない状態
では内容が不定である。従ってエラー情報ビットの内容
も不定でこの時はメモリアレイの内容にエラーがあるか
どうか判定できない。従ってこのまま読みだしを行うと
エラー検出手段４によりエラーと判定されてしまう。通
常は初期化手段（以後ＩＮＺ手段）３によりメモリアレ
イの全ワードに書き込みを行いエラー検出情報発生手段
５により発生された情報をエラー情報ピッド書き込んで
ＲＡＭの内容を初期化しエラーのない状態をかき込んで
おく。
電源投入後のまだ一度も書き込みの行われていない状態
では内容が不定である。従ってエラー情報ビットの内容
も不定でこの時はメモリアレイの内容にエラーがあるか
どうか判定できない。従ってこのまま読みだしを行うと
エラー検出手段４によりエラーと判定されてしまう。通
常は初期化手段（以後ＩＮＺ手段）３によりメモリアレ
イの全ワードに書き込みを行いエラー検出情報発生手段
５により発生された情報をエラー情報ピッド書き込んで
ＲＡＭの内容を初期化しエラーのない状態をかき込んで
おく。
しかしながら、通常のハードウェアの作りとしてメモリ
へのリードライトの要求のない状態では読み出し状態と
なっており、常にどこかのメモリを読みだしていること
になるため、システムの電源投入直後のイニシャライズ
前の状態では常にエラー状態のメモリを読みだしてしま
うことになる。
へのリードライトの要求のない状態では読み出し状態と
なっており、常にどこかのメモリを読みだしていること
になるため、システムの電源投入直後のイニシャライズ
前の状態では常にエラー状態のメモリを読みだしてしま
うことになる。
上述したエラーチェック方式ではシステムの電源投入直
後でメモリアレイの初期化を行う前においては、ＲＡＭ
の内容が不定であるため常にエラーしたメモリの読み出
しが行われエラーが検出されエラー発生が報告されてし
まうという欠点がある。
後でメモリアレイの初期化を行う前においては、ＲＡＭ
の内容が不定であるため常にエラーしたメモリの読み出
しが行われエラーが検出されエラー発生が報告されてし
まうという欠点がある。
本発明のメモリエラーチェック方式は、情報を記憶する
データビットとデータビットのエラーを検出するために
エラー検出情報発生手段によって発生されたエラー検出
情報を記憶するエラー情報ビットとからなるメモリアレ
イと、メモリアレイにデータビットとエラー情報ビット
の書き込みを行い、またメモリアレイからそれらを読み
出す制御を行うリードライト手段と、メモリアレイの内
容をエラーのない状態に初期化する初期化手段と、読み
だされたデータビットと、エラー情報ビットからエラー
の有無を判定する、エラー検出手段とから構成されたメ
モリ装置に於て、前記初期化手段による初期化が終了し
たことを検出する初期化終了検出手段と、初期化終了検
出手段による初期化の終了通知があるまで前記エラー検
出手段にたいしてエラーチェックを抑止を指示するエラ
ー検出抑止手段とを有する。
データビットとデータビットのエラーを検出するために
エラー検出情報発生手段によって発生されたエラー検出
情報を記憶するエラー情報ビットとからなるメモリアレ
イと、メモリアレイにデータビットとエラー情報ビット
の書き込みを行い、またメモリアレイからそれらを読み
出す制御を行うリードライト手段と、メモリアレイの内
容をエラーのない状態に初期化する初期化手段と、読み
だされたデータビットと、エラー情報ビットからエラー
の有無を判定する、エラー検出手段とから構成されたメ
モリ装置に於て、前記初期化手段による初期化が終了し
たことを検出する初期化終了検出手段と、初期化終了検
出手段による初期化の終了通知があるまで前記エラー検
出手段にたいしてエラーチェックを抑止を指示するエラ
ー検出抑止手段とを有する。
次に本発明の実施例について図面を参照して説明を行う
。
。
第１図は本発明の一実施例を示す図である。第１図にお
いて、本発明の一実施例はデータビットとエラー情報ビ
ットを記憶するメモリアレイ１を有している。リードラ
イト手段２は、要求に従ってメモリアレイ１のリードラ
イトを制御する。エラー情報ビット発生手段５はメモリ
アレイ１への書き込みデータに従ったエラー情報ビット
を発生する。エラー検出手段４はメモリアレイ１の内容
のエラーをデータビット及びエラー情報ビットから判定
する。
いて、本発明の一実施例はデータビットとエラー情報ビ
ットを記憶するメモリアレイ１を有している。リードラ
イト手段２は、要求に従ってメモリアレイ１のリードラ
イトを制御する。エラー情報ビット発生手段５はメモリ
アレイ１への書き込みデータに従ったエラー情報ビット
を発生する。エラー検出手段４はメモリアレイ１の内容
のエラーをデータビット及びエラー情報ビットから判定
する。
すなわちＲ／Ｗ手段２によりメモリアレイ１に対して書
き込みおよび読み出しが行われ、エラー検出手段４によ
りメモリアレイの読みだしが行われたときに、内容にエ
ラーがあったかどうかチエツクされる。このときエラー
があればその報告がなされる。イニシャライズ終了検出
手段（ＩＮＺ終了検出手段と略す）６はＩＮＺ手段３に
接続され、メモリアレイ１の初期化終了を検出しエラー
チェック抑止手段７へ報告する。エラーチェック抑止手
段７はエラー検出手段４に接続されていてエラー検出手
段４のエラー報告をコントロールしている。システムの
電源がオン直後の初期状態ではＩＮＺ終了検出手段６か
らＩＮＺ終了報告がくる迄はエラーチェック抑止手段７
はエラー検出手段４にたいしてエラーチェックを行わな
いように指示を出す。ＩＮＺ手段３によりメモリアレイ
のイニシャライズが終了してイニシャライズ終了検出手
段６がそれを検出しエラーチェック抑止手段７へ報告が
送られると、エラーチェック抑止手段７はエラー検出手
段４にたいして出していたエラーチェックの抑止指示を
解除しエラーのチエツクを開始させる。この様にするこ
とによりメモリアレイの内容が初期化されていない状態
でメモリがリードされてもエラーが報告されなくなる。
き込みおよび読み出しが行われ、エラー検出手段４によ
りメモリアレイの読みだしが行われたときに、内容にエ
ラーがあったかどうかチエツクされる。このときエラー
があればその報告がなされる。イニシャライズ終了検出
手段（ＩＮＺ終了検出手段と略す）６はＩＮＺ手段３に
接続され、メモリアレイ１の初期化終了を検出しエラー
チェック抑止手段７へ報告する。エラーチェック抑止手
段７はエラー検出手段４に接続されていてエラー検出手
段４のエラー報告をコントロールしている。システムの
電源がオン直後の初期状態ではＩＮＺ終了検出手段６か
らＩＮＺ終了報告がくる迄はエラーチェック抑止手段７
はエラー検出手段４にたいしてエラーチェックを行わな
いように指示を出す。ＩＮＺ手段３によりメモリアレイ
のイニシャライズが終了してイニシャライズ終了検出手
段６がそれを検出しエラーチェック抑止手段７へ報告が
送られると、エラーチェック抑止手段７はエラー検出手
段４にたいして出していたエラーチェックの抑止指示を
解除しエラーのチエツクを開始させる。この様にするこ
とによりメモリアレイの内容が初期化されていない状態
でメモリがリードされてもエラーが報告されなくなる。
本発明では、この様にしてエラーチェック抑止手段によ
りメモリアレイにイニシャライズの終了までエラーのチ
エツクを抑止する事によりイニシャライズ前のエラー状
態のメモリ読みだしによる不必要なエラー報告をおさえ
ることができるという効果がある。
りメモリアレイにイニシャライズの終了までエラーのチ
エツクを抑止する事によりイニシャライズ前のエラー状
態のメモリ読みだしによる不必要なエラー報告をおさえ
ることができるという効果がある。
第１図は本発明の一実施例を示す図、第２図は従来のメ
モリエラーチェック方式を示す図である。 １・・・メモリアレイ、２・・・リードライト手段、３
・・・イニシャライズ手段、４・・・エラー検出手段、
５・・・エラー検出情報発生手段、６・・・イニシャラ
イズ終了検出手段、７・・・エラーチェック抑止手段。
モリエラーチェック方式を示す図である。 １・・・メモリアレイ、２・・・リードライト手段、３
・・・イニシャライズ手段、４・・・エラー検出手段、
５・・・エラー検出情報発生手段、６・・・イニシャラ
イズ終了検出手段、７・・・エラーチェック抑止手段。
Claims (1)
- 情報を記憶するデータビットとデータビットのエラーを
検出するためにエラー検出情報発生手段によって発生さ
れたエラー検出情報を記憶するエラー情報ビットとから
なるメモリアレイと、メモリアレイにデータビットとエ
ラー情報ビットの書き込みを行い、またメモリアレイか
らそれらを読み出す制御を行うリードライト手段と、メ
モリアレイの内容をエラーのない状態に初期化する初期
化手段と、読みだされたデータビットと、エラー情報ビ
ットからエラーの有無を判定する、エラー検出手段とか
ら構成されたメモリ装置に於て、前記初期化手段による
初期化が終了したことを検出する初期化終了検出手段と
、初期化終了検出手段による初期化の終了通知があるま
で前記エラー検出手段にたいしてエラーチェックを抑止
を指示するエラー検出抑止手段とを有することを特徴と
したメモリエラーチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2295865A JPH04168547A (ja) | 1990-11-01 | 1990-11-01 | メモリエラーチェック方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2295865A JPH04168547A (ja) | 1990-11-01 | 1990-11-01 | メモリエラーチェック方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04168547A true JPH04168547A (ja) | 1992-06-16 |
Family
ID=17826189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2295865A Pending JPH04168547A (ja) | 1990-11-01 | 1990-11-01 | メモリエラーチェック方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04168547A (ja) |
-
1990
- 1990-11-01 JP JP2295865A patent/JPH04168547A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08124380A (ja) | 半導体メモリ及び半導体メモリアクセス方法 | |
| JPH04168547A (ja) | メモリエラーチェック方式 | |
| JP2005078632A (ja) | メモリをテストするシステムおよび方法 | |
| JP2513615B2 (ja) | Ｅｃｃ回路付記憶装置 | |
| JPH06149685A (ja) | メモリエラー回復装置 | |
| JP2503981B2 (ja) | 周辺記憶装置 | |
| JPH0254582B2 (ja) | ||
| JPH038040A (ja) | １ビット誤リ情報記憶装置 | |
| JPH0363743A (ja) | 記憶装置におけるメモリエラー記録装置 | |
| JPS6339061A (ja) | メモリエラ−に対する処理方式 | |
| JPS6332642A (ja) | 情報処理装置 | |
| JPS6155131B2 (ja) | ||
| JPS5953949A (ja) | パトロ−ル方式 | |
| JPH06251585A (ja) | 半導体記憶装置 | |
| JPH0358216A (ja) | 磁気ディスク制御装置 | |
| JPH04195531A (ja) | データ記憶装置 | |
| JPH05158810A (ja) | 誤り検出回路 | |
| JP2003126484A (ja) | 遊技機 | |
| JPS62140152A (ja) | メモリ診断方式 | |
| JPH0353358A (ja) | メモリ回路 | |
| JPH05233461A (ja) | 主記憶装置 | |
| JPS62212750A (ja) | メモリチエツク方式 | |
| JPH02210672A (ja) | データ書込みエラー検出装置 | |
| JPH04353935A (ja) | 磁気ディスク制御装置 | |
| JPS61228544A (ja) | 書込保護方式 |