JPH0353358A - メモリ回路 - Google Patents
メモリ回路Info
- Publication number
- JPH0353358A JPH0353358A JP1189471A JP18947189A JPH0353358A JP H0353358 A JPH0353358 A JP H0353358A JP 1189471 A JP1189471 A JP 1189471A JP 18947189 A JP18947189 A JP 18947189A JP H0353358 A JPH0353358 A JP H0353358A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- fault
- read
- read data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 60
- 230000010365 information processing Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムにおけるメモリ回路に関し、
特にマイクロプログラムを格納するための制御記憶を行
うメモリ回路に関する。
特にマイクロプログラムを格納するための制御記憶を行
うメモリ回路に関する。
情報処理装置では装置の様々な部分でメモリが使用され
ている。特に、近年はマイクロプログラム制御の情報処
理装置が増え、マイクロ命令を格納するための制御記憶
としてメモリが使用されている。制御記憶にはＲＯＭ
（リード・オンリ・メモリ）を使用する事もあるが、Ｒ
ＯＭは一般に読み出し速度が遅いため、処理速度の速い
装置では読み出し速度の速いＲＡＭ（ランダム・アクセ
ス・メモリ）を用いる事が多い。
ている。特に、近年はマイクロプログラム制御の情報処
理装置が増え、マイクロ命令を格納するための制御記憶
としてメモリが使用されている。制御記憶にはＲＯＭ
（リード・オンリ・メモリ）を使用する事もあるが、Ｒ
ＯＭは一般に読み出し速度が遅いため、処理速度の速い
装置では読み出し速度の速いＲＡＭ（ランダム・アクセ
ス・メモリ）を用いる事が多い。
ＲＡＭを制御記憶として使用した場合にはＲＡＭ内にマ
イクロ命令を格納する方法として、電源オフ時にフロッ
ピーディスクあるいはＲＯＭに格納されているマイクロ
命令を電源オン時に読み出しＲＡＭに移すという方法が
とられている。また、ＲＡＭを制御記憶として使用した
場合には、間欠的にあるいは固定的に記憶データ（マイ
クロ命令）が破壊されるような障害が発生する事がある
。
イクロ命令を格納する方法として、電源オフ時にフロッ
ピーディスクあるいはＲＯＭに格納されているマイクロ
命令を電源オン時に読み出しＲＡＭに移すという方法が
とられている。また、ＲＡＭを制御記憶として使用した
場合には、間欠的にあるいは固定的に記憶データ（マイ
クロ命令）が破壊されるような障害が発生する事がある
。
これらの障害に対して、従来はＦＣＣ （エラー・チェ
ック・アンド・コレクション）回路を付加スるあるいは
記憶データ（マイクロ命令）を再書き込みするなどの対
策を施している。
ック・アンド・コレクション）回路を付加スるあるいは
記憶データ（マイクロ命令）を再書き込みするなどの対
策を施している。
これらの記憶データが破壊される障害に対する対策とし
ては大きく分けて、ＦＣＣ回路を付加し、リードデータ
をＦＣＣ回路を通して読み出す第一の方法と、記憶デー
タ（マイクロ命令）を制御記憶に再書き込むする第二の
方法とが考えられる。
ては大きく分けて、ＦＣＣ回路を付加し、リードデータ
をＦＣＣ回路を通して読み出す第一の方法と、記憶デー
タ（マイクロ命令）を制御記憶に再書き込むする第二の
方法とが考えられる。
上述した従来のメモリ回路は、第１の方法ではＦＣＣ符
号を記憶するためのビットが制御記憶に余分に必要とな
る事、およびリードデータをＥＣＣ回路を通してチェッ
クおよびエラー訂正を行ってから読み出すため読み出し
速度が遅くなるという欠点が、第２の方法では間欠的な
障害に対しては有効であるが固定的な障害に対しては無
効であるという欠点がある。
号を記憶するためのビットが制御記憶に余分に必要とな
る事、およびリードデータをＥＣＣ回路を通してチェッ
クおよびエラー訂正を行ってから読み出すため読み出し
速度が遅くなるという欠点が、第２の方法では間欠的な
障害に対しては有効であるが固定的な障害に対しては無
効であるという欠点がある。
これらの事から、制御記憶のビットを増やす事なく、か
つ読み出し速度をそれほど低下させず、さらに間欠的な
障害ばかりでなく固定的な障害に対しても有効な方法が
必要となる。
つ読み出し速度をそれほど低下させず、さらに間欠的な
障害ばかりでなく固定的な障害に対しても有効な方法が
必要となる。
本発明のメモリ回路は、情報処理システムにおけるメモ
リ回路において、 書き換えが可能なメモリと、 外部からの反転信号が非反転を示している場合には外部
からのライトデータをそのまま前記メモリへのライトデ
ータとして送り、反転を示している場合には前記外部か
らのライトデータの正負を反転して前記メモリへのライ
トデータとして送るライトデータ反転回路と、 前記外部からの反転信号が非反転を示している場合には
前記メモリからのリードデータを外部へのりードデータ
として送出し、反転を示している場合には前記メモリか
らのリードデータの正負を反転して外部へのリードデー
タとして送出するリードデータ反転回路とを備えて構戊
される。
リ回路において、 書き換えが可能なメモリと、 外部からの反転信号が非反転を示している場合には外部
からのライトデータをそのまま前記メモリへのライトデ
ータとして送り、反転を示している場合には前記外部か
らのライトデータの正負を反転して前記メモリへのライ
トデータとして送るライトデータ反転回路と、 前記外部からの反転信号が非反転を示している場合には
前記メモリからのリードデータを外部へのりードデータ
として送出し、反転を示している場合には前記メモリか
らのリードデータの正負を反転して外部へのリードデー
タとして送出するリードデータ反転回路とを備えて構戊
される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構戊を示すブロック図であ
る。
る。
マイクロ命令格納制御部５０は、電源オン時および障害
発生時にフロッピーディスクに格納されたマイクロ命令
を読み出しメモリ２０に格納する．ライトデータ反転回
路１０はマイクロ命令格納制御部５０からの反転信号３
が非反転を示していればライトデータｌをメモリ２０に
そのまま送り、反転信号３が反転を示していればライト
データ１の正負を入れ換えてメモリ２０に送る。メモリ
２０はマイクロ命令を格納する制御記憶で、マイクロ命
令格納制御部の指示によってライトデータ反転回路１０
の出力を書き込む。リードデータ反転回路３０は、マイ
クロ命令格納制御部５０からの反転信号３が非反転を示
していればメモリ２０からのデータをそのままリードデ
ータ２として送出し、反転を示していればメモリ２０か
らのデータの正負を入れ換えてリードデータとして送出
し、装置内部の各種制御を行う。障害検出回路４０は、
リードデータ２のパリティチェック（奇数パリティチェ
ック）を行い、リードデータ２の障害発生を監視する。
発生時にフロッピーディスクに格納されたマイクロ命令
を読み出しメモリ２０に格納する．ライトデータ反転回
路１０はマイクロ命令格納制御部５０からの反転信号３
が非反転を示していればライトデータｌをメモリ２０に
そのまま送り、反転信号３が反転を示していればライト
データ１の正負を入れ換えてメモリ２０に送る。メモリ
２０はマイクロ命令を格納する制御記憶で、マイクロ命
令格納制御部の指示によってライトデータ反転回路１０
の出力を書き込む。リードデータ反転回路３０は、マイ
クロ命令格納制御部５０からの反転信号３が非反転を示
していればメモリ２０からのデータをそのままリードデ
ータ２として送出し、反転を示していればメモリ２０か
らのデータの正負を入れ換えてリードデータとして送出
し、装置内部の各種制御を行う。障害検出回路４０は、
リードデータ２のパリティチェック（奇数パリティチェ
ック）を行い、リードデータ２の障害発生を監視する。
第２図は反転信号３とデータ種別（ライトデータ１，メ
モリ２０内データおよびリードデータ２）との関係を例
示した説明図である。ここでデータの最下位ビ，トはバ
リティ（奇数パリティ）ビットである。反転信号３が非
反転を示している場合にメモリ２０内のあるアドレスに
ライトデータ１として“１０１１”を送ると、メモリ２
０内のこのアドレスには“１０１１″が書き込まれる。
モリ２０内データおよびリードデータ２）との関係を例
示した説明図である。ここでデータの最下位ビ，トはバ
リティ（奇数パリティ）ビットである。反転信号３が非
反転を示している場合にメモリ２０内のあるアドレスに
ライトデータ１として“１０１１”を送ると、メモリ２
０内のこのアドレスには“１０１１″が書き込まれる。
その後メモリ２０内のこのアドレスを読み出すと、リー
ドデータ２としては“１０ｌ１”が出力される。反転信
号３が反転を示している場合にメモリ２０内のあるアド
レスにライトデータ１として“１０１１”を送ると、メ
モリ２０内のこのアドレスには“０１００ “が書き込
まれる。
ドデータ２としては“１０ｌ１”が出力される。反転信
号３が反転を示している場合にメモリ２０内のあるアド
レスにライトデータ１として“１０１１”を送ると、メ
モリ２０内のこのアドレスには“０１００ “が書き込
まれる。
その後メモリ２０内のこのアドレスを読み出すと、リー
ドデータ２としては″１０１１”が出力される。
ドデータ２としては″１０１１”が出力される。
第３図は電源オン時と障害発生時とのマイクロ命令格納
制御部５０の動作を示した流れ図である。
制御部５０の動作を示した流れ図である。
まず最初に装置の電源がオンされてから、装置が通常の
動作状態に入るまでについて説明する。
動作状態に入るまでについて説明する。
装置の電源がオンされるとマイクロ命令格納制御部５０
が動き出し、反転信号３を非反転にする（ステップ５１
）。そして、フロッピーディスクからマイクロ命令を読
み出し（ステップ５２）、ライトデータ１として送出し
メモリ２０に格納する（ステップ５３）。マイクロ命令
を読み出してからメモリ２０に格納するまでの動作は、
全てのマイクロ命令の格納が終了するまで実行され（ス
テップ５２〜５４）。そして、格納が終了した時点でマ
イクロ命令格納制御部は動作を停止し、装置は通常の動
作状態に入る。装置が通常の動作状態に入ると、メモリ
２０からマイク戸命令が、リードデータ２として順次読
み出され装置内部の各部がこれによって制御される。こ
の時には、メモリ２０の内容がそのままリードデータ２
として使用される。
が動き出し、反転信号３を非反転にする（ステップ５１
）。そして、フロッピーディスクからマイクロ命令を読
み出し（ステップ５２）、ライトデータ１として送出し
メモリ２０に格納する（ステップ５３）。マイクロ命令
を読み出してからメモリ２０に格納するまでの動作は、
全てのマイクロ命令の格納が終了するまで実行され（ス
テップ５２〜５４）。そして、格納が終了した時点でマ
イクロ命令格納制御部は動作を停止し、装置は通常の動
作状態に入る。装置が通常の動作状態に入ると、メモリ
２０からマイク戸命令が、リードデータ２として順次読
み出され装置内部の各部がこれによって制御される。こ
の時には、メモリ２０の内容がそのままリードデータ２
として使用される。
次にメモリ２０に障害が発生してから、通常の動作状態
に戻るまでを説明する。
に戻るまでを説明する。
メモリ２０内部のあるアドレスでデータ“１０１１″の
下から２番目のビットが“０″に固定的に破壊され″１
００１”になる障害が発生したとすると、リードデータ
２を監視している障害検出回路４０で障害発生が検出さ
れる。障害発生が検出されるとマイクロ命令格納制御部
５０が再び動き出し、反転信号３を反転にする（ステッ
プ５５）。そして、フロッピーディスクからマイクロ命
令を読み出し（ステップ５２）、ライトデータ１として
メモリ２０に格納する（ステップ５３）。マイクロ命令
を読み出してからメモリ２０に格納するまでの動作が全
てのマイクロ命令の格納が終了するまで実行される（ス
テップ５２〜５４）。この時、メモリ２０にはライトデ
ータ１の正負が反転したデータが書き込まれ、データが
“０”に破壊される障害が発生したビットに対しては“
０″のデータが書き込まれるため、データが“０”に破
壊されても影響はない。格納が終了した時点でマイクロ
命令格納制御部は動作を停止し、装置は再び通常の動作
状態に入る。装置が通常の動作状態に入ると、メモリ２
０から順次マイクロ命令がリードデータ２として読み出
され、装置内部の各部がこれによって制御され制御され
る。この時には、メモリ２０の内容の正負が入れ換った
データが、リードデータ２（マイクロ命令）として使用
される。
下から２番目のビットが“０″に固定的に破壊され″１
００１”になる障害が発生したとすると、リードデータ
２を監視している障害検出回路４０で障害発生が検出さ
れる。障害発生が検出されるとマイクロ命令格納制御部
５０が再び動き出し、反転信号３を反転にする（ステッ
プ５５）。そして、フロッピーディスクからマイクロ命
令を読み出し（ステップ５２）、ライトデータ１として
メモリ２０に格納する（ステップ５３）。マイクロ命令
を読み出してからメモリ２０に格納するまでの動作が全
てのマイクロ命令の格納が終了するまで実行される（ス
テップ５２〜５４）。この時、メモリ２０にはライトデ
ータ１の正負が反転したデータが書き込まれ、データが
“０”に破壊される障害が発生したビットに対しては“
０″のデータが書き込まれるため、データが“０”に破
壊されても影響はない。格納が終了した時点でマイクロ
命令格納制御部は動作を停止し、装置は再び通常の動作
状態に入る。装置が通常の動作状態に入ると、メモリ２
０から順次マイクロ命令がリードデータ２として読み出
され、装置内部の各部がこれによって制御され制御され
る。この時には、メモリ２０の内容の正負が入れ換った
データが、リードデータ２（マイクロ命令）として使用
される。
以上、全てのライトデータ、全てのリードデータを反転
させたー実施例について説明したが、障害の発生したビ
ットのみのライトデータ、リードデータを反転するよう
に構戊しても良い。
させたー実施例について説明したが、障害の発生したビ
ットのみのライトデータ、リードデータを反転するよう
に構戊しても良い。
以上説明したように本発明は、ＲＡＭを使用した制御記
植の佇害発生時に、ライトデータの正負を反転させてマ
イクロプログラムを再書き込みし、読み出し時にリード
データの正負を反転して読み出すことにより、制御記憶
のビットを増やさずに制御記憶の間欠的な障害だけでな
く、固定的な障害に対しても対処出来るという効果があ
る。
植の佇害発生時に、ライトデータの正負を反転させてマ
イクロプログラムを再書き込みし、読み出し時にリード
データの正負を反転して読み出すことにより、制御記憶
のビットを増やさずに制御記憶の間欠的な障害だけでな
く、固定的な障害に対しても対処出来るという効果があ
る。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は反転信号とデータ種別（ライトデータ，メモリ内
データおよびリードデータ）との関係を例示した説明図
、第３図は電源オン時と障害発生時とのマイクロ命令格
納制御部５０の動作を示した流れ図である。 １０・・・・・・ライトデータ反転回路、２０・・・・
・・メモリ、３０・・・・・・リードデータ反転回路、
４０・・・・・・障害検出回路、５０・・・・・・マイ
クロ命令格納制御部。
２図は反転信号とデータ種別（ライトデータ，メモリ内
データおよびリードデータ）との関係を例示した説明図
、第３図は電源オン時と障害発生時とのマイクロ命令格
納制御部５０の動作を示した流れ図である。 １０・・・・・・ライトデータ反転回路、２０・・・・
・・メモリ、３０・・・・・・リードデータ反転回路、
４０・・・・・・障害検出回路、５０・・・・・・マイ
クロ命令格納制御部。
Claims (1)
- 【特許請求の範囲】 情報処理システムにおけるメモリ回路において、書き換
えが可能なメモリと、 外部からの反転信号が非反転を示している場合には外部
からのライトデータをそのまま前記メモリへのライトデ
ータとして送り、反転を示している場合には前記外部か
らのライトデータの正負を反転して前記メモリへのライ
トデータとして送るライトデータ反転回路と、 前記外部からの反転信号が非反転を示している場合には
前記メモリからのリードデータを外部へのリードデータ
として送出し、反転を示している場合には前記メモリか
らのリードデータの正負を反転して外部へのリードデー
タとして送出するリードデータ反転回路とを備えて成る
ことを特徴とするメモリ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189471A JPH0353358A (ja) | 1989-07-21 | 1989-07-21 | メモリ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1189471A JPH0353358A (ja) | 1989-07-21 | 1989-07-21 | メモリ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353358A true JPH0353358A (ja) | 1991-03-07 |
Family
ID=16241819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1189471A Pending JPH0353358A (ja) | 1989-07-21 | 1989-07-21 | メモリ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353358A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030093642A (ko) * | 2002-06-04 | 2003-12-11 | 기아자동차주식회사 | 차량의 프론트 도어 강도 향상을 위한 보강 브래킷 |
-
1989
- 1989-07-21 JP JP1189471A patent/JPH0353358A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030093642A (ko) * | 2002-06-04 | 2003-12-11 | 기아자동차주식회사 | 차량의 프론트 도어 강도 향상을 위한 보강 브래킷 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0353358A (ja) | メモリ回路 | |
| JP2001290710A (ja) | データエラー検出装置 | |
| JPS59148954A (ja) | 制御記憶パトロ−ル方式 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JPS6339061A (ja) | メモリエラ−に対する処理方式 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JP3196094B2 (ja) | メモリ監視装置 | |
| JPH0230060B2 (ja) | ||
| JP2586072B2 (ja) | 記憶装置 | |
| JPS59104799A (ja) | インバ−トライト方式 | |
| JPH054266U (ja) | メモリ装置 | |
| JPH04125753A (ja) | メモリのオンライン診断方式 | |
| JPS63231553A (ja) | 部分書込み方式 | |
| JPH05173899A (ja) | 情報処理装置 | |
| JPH03265051A (ja) | 記憶装置 | |
| JPH0854988A (ja) | 磁気ディスク処理装置 | |
| JPH0235547A (ja) | スタテイツクｒａｍブロツク試験方式 | |
| JPH0488434A (ja) | データ処理装置 | |
| JPH03130851A (ja) | パトロール処理制御方式 | |
| JPH05189089A (ja) | データ処理システム | |
| JPH04273334A (ja) | データ処理システム | |
| JPH04153754A (ja) | 記憶制御方式 | |
| JPH0529934B2 (ja) | ||
| JPH0944411A (ja) | パトロール方式を採用した記憶装置 | |
| JPH02178740A (ja) | 情報処理装置 |